Altera宣布Stratix 10的创新 全面刷新高端FPGA和SoC业界性能指标记录
Stratix IV FPGA功耗管理和优势功耗管理及优势
䘏䕥↨
Ԣࡳ㗫䘏䕥
催䗳䘏䕥
Ͼᅶ᠋䆒䅵
图 6 所示为一个典型的余度直方图，大部分通路 ( 左侧 ) 都有一定的余度，只有少量关键通路 ( 右侧 ) 需 要性能最好的逻辑以达到时序要求。
影响
主要
小 小 可忽略
敏感性
供电电压 栅极阈值电压 温度 沟道长度
栅极氧化层厚度 供电电压
栅极氧化层厚度 供电电压
N/A 至低电压 CMOS
设计方法
降低内核电压 提高电压阈值 增加逻辑门长度
双门氧化
双门氧化
不需要
动态功耗是器件工作时由于信号触发和容性负载冲放电所带来的功耗。如图 3 所示，影响动态功耗的主要 因素是电容充电、供电电压和时钟频率等。按照摩尔定律，小工艺尺寸减小了电容和电压，从而降低了动 态功耗。而难点在于小工艺尺寸上实现了更多的电路，提高了最大时钟频率。随着工艺节点的减小，相同 电路的功耗在降低，但是 FPGA 容量在不断加倍，最大时钟频率不断提高。
■ 低功耗模式，Quartus II 软件减小反向偏置电压 ( 使其更小，负值 )，使得晶体管很难接通。这降低了时序 不重要电路的亚阈值漏电流和不需要的静态功耗。
■ 高性能模式，Quartus II 软件增大反向偏置电压 ( 使其增大，负值 )，在几个关键时序通路上的晶体管更容 易接通，以满足设计中规定的时序约束要求，提高性能。
可编程功耗技术
FPGA 内核主要包括逻辑、存储器和数字信号处理 (DSP) 模块。在 Virtex-5 FPGA 等标准 FPGA 中，所有逻辑 模块都设计运行在一个速率上——最大速率，由图 4 中黄色模块表示，导致非常大的功耗。
Altera Stratix V FPGA提供RLDRAM 3存储器支持
ＲＬ ＡＭ ＤＲ ３存 储 器 支 持
Ａ ｔｒ 公 司 发 布 了 Ｓ ｒｔ 系 列 Ｆ ＧＡ， 用 于 支 持 ｌ ａ ｅ ｔ ｉＶ ａｘ Ｐ 适
Ｍｉ ｏ ｃ ｎ技术 公 司 的下 一 代 低 延 时 ＤＲＡＭ （ ＤＲＡＭ ｒ ＲＬ ３存
２ ｍ ｔａ ｉ Ｆ ＧＡ 系 列 并 拥 有 许 多 新 的 生 产 效 率 特 ８ ｎ Ｓ ｒｔ Ｖ Ｐ ｘ 性， 这些 特 性 使 广 大 设 计 团 队 能 够 获 得 更 快 速 的 时 序 逼
近 ， 而缩 短产 品 推 出市 场 的 时 间 。 从
风 河 与 Ｌ Ｉ 合 推 出 Ｓ联 网络 通 信 多核 解 决 方 案
采 用 外 部 存 储 器 时 ， 自动 缩 短 设 计 时 间便 易 用 、 观 的 部 分 可 重 配 置 设 计 利 直 流 程 ， 一 步 降 低 功 耗 和 整 体 系 统 成 本 。 同 时 ， 新 推 进 最 出 的 ＩＥ 版 本 还 可 提 供 一 项 低 成 本 仿 真 方 案 ， 持 嵌 Ｓ 支 入式 设计 流程 。 部 分 可 重 配 置 技 术 具 备 可 即 时 调 整 的 高度 灵 活 性 ， 可 以大 幅 扩 充 单 一 Ｆ ＧＡ 的容 量 。在 器 件 运 行 中 ， 计 人 Ｐ 设 员 可 对 Ｆ ＧＡ 某 些 区 域 进 行 重 新 编 程 ， 此 加 入 新 的 功 Ｐ 藉 能 ， 器 件 其余 部 分 正 在 运行 的应 用 则 完 全不 会 受 到 任 何 而 影 响 。部分 可 重 配 置 技 术 还 可 以帮 助 设 计 人 员 有 效 地 管
Ｓ ｒ ｔｘ Ｖ ｔａ ｉ ＧＸ 和 Ｓ ｒ ｔｘ Ｖ ＧＡ。 Ｓ ｒ ｔ ＧＸ ｔａ ｉ ＧＳ ＦＰ ｔａｉ Ｖ ｘ ＦＰＧＡ
Altera与Intrinsic-ID合作开发具有极高安全性的高端FPGA
Altera与Intrinsic-ID合作开发具有极高安全性的高端
FPGA
佚名
【期刊名称】《中国电子商情：基础电子》
【年(卷),期】2015(000)011
【摘要】<正>Altera公司和Intrinsic-ID公司宣布,双方在Altera Stratix10 FPGA和SoC高级安全解决方案集成上展开合作。
基于PUF的密钥存储是目前很多国防和基础设施应用的新需求,要求安全的捆绑软件和硬件功能,防止系统被克隆。
Intrinsic-ID的PUF技术集成在Stratix 10 FPGA和SoC中,极大的增强了器件的
安全特性,满足了系统中使用的所有元
【总页数】1页(P16)
【正文语种】中文
【中图分类】TN791
【相关文献】
1.三洋利用Altera Cyclone Ⅱ FPGA拓展高端车载摄像功能市场 [J],
2.Imagination和Intrinsic-ID合作开发可扩展、灵活且平价的IoT硬件安全性解决方案 [J],
3.Altera推出具有530K逻辑元件FPGA的Stratix IV E FPGA开发套件 [J],
4.Altera与Intrinsic-ID合作，开发世界上最安全的高端FPGA [J],
5.Altera与Intrinsic-ID合作开发安全的高端FPGA [J],
因版权原因，仅展示原文概要，查看原文内容请购买。
Altera Stratix 10 SoC让通用异构计算更上一层楼
通 常认 为 ，在 交越 前相 位下 降 至低 于 － １ ８ Ｏ 。 的 系 统 是 不 稳 定 的 系 统 。这 样 的 响 应 如 图 ６所 示 。 在 １ ｋ Ｈ ｚ后 相 位 曲线 快 速 下 降 ，并 在 １ ． ５ ｋ Ｈ ｚ之 后 的 数 ｋ Ｈ ｚ范 围 内 越 过一 １ ８ ０ 。 的 极 限 。然 后 相 位 曲线 又 上扬 ， 在 １ ０ ｋ Ｈ ｚ时 提 供 ５ ０ 。 的 相 位 余 量 。 是 的 ，此 系统 很 稳 定 ， 只 不 过 是 因 为 在
功 耗 方 面都 有 了 长足 的 进 步 ，通 过 与 包 常 高 兴 看 到 Ａ ｌ ｔ ｅ ｒ ａ采 用 功 耗 最 低 的 发 人 员 采 用 业 界 唯 一 的 Ｆ Ｐ ＧＡ 自适 应 括 Ｏｐ ｅ ｎ ＣＬ在 内 的 Ａｌ ｔ ｅ ｒ ａ高 级 系 统 级 ６ ４位 体 系 结 构 很 好 的 完 善 了 Ｄ Ｓ Ｐ 和 调 试 工 具— — 具 有 ＡＲ Ｍ Ｄ ｅ ｖ ｅ ｌ ｏ ｐ ｍｅ ｎ ｔ 设 计 工具 相 结 合 ，这一 通 用 异构 计 算 平 Ｆ Ｐ ＧＡ 处 理 单 元 ， 从 而 建 立 了 先 进 的 Ｓ ｔ ｕ ｄ ｉ ｏ ５（ ＤＳ ・ ５ ） Ａｌ ｔ ｅ ｒ ａ版 工 具 包 的 台 在 很 多 应 用 中 都 具 有 优 异 的 自适 应 异 构 计 算 平 台 。Ｃｏ ｄ ｅ ｘ — Ａ ５ ３处 理 器 具 Ａ ｌ ｔ ｅ ｒ ａ Ｓ ｏ Ｃ嵌入式设 计套 装 Ｅ Ｄ Ｓ（ 嵌
和 通 信 基础 设 施 等 。 Ａ ＲＭ Ｃ ｏ ｄ ｅ ｘ － Ａ ５ ３处 理 器 是 Ｓ ｏ Ｃ
件组织为其提供支持 。 ”
过 Ｏｐ ｅ ｎ ＣＬ高 级 设 计 语 言 开 发 异 构 系
论ASIC与FPGA之争
收稿日期：2004-01-12 E-mail：hjg@
部器件速率，片间的I/O数率达到225 MHz。多达82 944 b的双口 RAM，45 个时钟控制网络，4个PLL, 多种I/O 协议。Quicklogic 提 供32和64位的PCI 接口，并且提供一个含有MIPS32 core和高速DSP 产品系列。
(3) FPGA产品的支持软件的发展
Altera最新的FPGA设计支持软件是Quartus II 。它提供了一个 设计平台，其中包括嵌入式软件、数字信号处理、板级分析和综合
工具。设计者可以利用基于总线的各个部件如处理器、外设控制 器、甚至设备驱动程序和操作系统内核。Altera的DSP Builder 把 Matlab 和Simulink等同算法开发、模拟和验证结合起来。用户可以 利用信号处理工具箱和滤波器设计工具箱设计算法，然后用
FPGA是一种可编程器件(PLD)。简单可编程器件(SPLD 或 PAL)是在20年前出现的。2003年IC市场约为1 318亿美 元，2002年ASIC销售额约增至138亿美元，而2002 年 PLD 市场的销售额大约为 23 亿美元。2002 年，FPGA 的销售额 为 18 亿美元。复杂的可编程逻辑器件(CPLD)目前占有PLD 的35%的市场，FPGA占据PLD市场的53%。有人预计PLD市 场在系统级可编程芯片(SOPC)技术的推动下，在几年内的 市场将会有10倍的增长。
基于PUF技术的安全打印耗材SOC芯片设计
基于PUF技术的安全打印耗材SOC芯片设计一、摘要1．国内外技术发展现状及趋势安全芯片硬件相关理论与技术一直是当前学术界和工业界关注的重要研究领域之一，国内外很多大学和科研机构均在这一领域进行了深入广泛的研究，并取得了一些有代表性的研究成果。
物理攻击是最早出现的硬件攻击技术。
攻击者通过打开芯片封装，使用光学图像实施逆向工程进行版图重建，从而直接复制芯片或直接读取掩膜ROM 中存储的关键信息内容；也可以在不破坏芯片的情况下通过微探针工作站探测芯片总线上的信号；或者使用聚焦离子束（Focused Ion Beam，FIB）或电子束测试仪（Electron Beam Tester, EBT)，直接从外部探测芯片内部信号。
或者通过异常温度电压者紫外线技术改变芯片内EEPROM存储的关键信息从而破解芯片。
物理攻击的目的，是通过各种技术手段在芯片工作或非工作状态下直接探测芯片内非易失性存储器、寄存器或者总线上传输的信号，从而获取加密密钥、用户ID、关键配置等信息，往往是一种侵入式和破坏性的攻击。
物理不可克隆（PUF）技术的出现，为低成本抗物理攻击防护技术提供了一种新的解决途径。
世界主要的智能卡芯片生产厂商之一恩智浦(NXP)在其新一代SmartMX2智能卡中采用了Intrinsic-ID公司的PUF解决方案来增强安全性。
Altera公司也在其Stratix® 10系列高端FPGA中采用Intrinsic-ID公司的PUF技术来防止篡改和克隆攻击。
PUF最早由Pappu等人提出，早期称为物理单向方程（Physical one-way functions），后来才统一称为物理不可克隆方程。
PUF可以看做是芯片的“物理指纹”，它是唯一且不可克隆的。
目前已提出的PUF电路实现结构主要包括基于判决器的PUF电路、基于环路振荡器（Ring oscillators, RO）的PUF电路，基于SRAM单元的PUF电路和基于Latch单元的PUF电路等。
Altera公司Stratix Ⅱ FPGA为知识产权保护提供全面的设计安全解决方案
Ｃ ９６ ｘ系列 基 于第 二代 先 进 Ｄ ＬＣ Ｅ 网关 架 构 ， Ｘ ６１ Ｓ Ｐ 支 持多 ｘ Ｓ Ｄ Ｌ标 准 解 决 方 案 ， 助 于 开 发 者 转 向更 新 的 技 术 。 有 该器件包 括一 个高 度 集成 的模 拟前 端 （ Ｆ ） 及 集成 了 ＡＥ 以 ８２ １ａ ｂｇＭＡ 和基 带 功 能 性 的 单 芯 片 网络 处 理 器 。集 ０ ． ｌ／ ／ Ｃ 成 生命 线 备 份 、 Ｓ ． 快 速 以太 网 功 能 的 Ｖ ｌ Ｕ Ｂ２０和 ｏＰ有 助 于
开 发 灵 活 、 能 丰 富 的 ＤＳ Ｐ 平 台 。其 他 先 进 功 能 包 括 功 ＬＣ Ｅ
该 系列 的所有 器 件 都 可在 ３Ｏ ． 电压 范 围 内工 作 。其 ． ～５５Ｖ 他 功 能还 包 括 ： 内高 速 模 拟 比较 器 （ 片 ２个 或 ４ ）； Ｖ 下 个 ５
他 电源 转 换 应 用 ， 嵌 入 式 电源控 制 等 。 ＵＰ ）
语音能力的 Ｄ Ｌ 网关解决方案 Ｓ
日前 ， 胜 讯 系 统 公 司 宣 布 ， 出 集 成 Ｗｉ ｉＡ — 科 推 —Ｆ 、 Ｄ 和 性 能 优 势非 常 明 显 ， 带 多 路 输 出 、 调 负 载 共 享 ， 插 Ｓ ２ ｌｓ和 网络 语 音 （ Ｉ ） 能 的 网 络 处 理 器 设 备 系 列 。 如 协 热 Ｌ ｐｕ ＶｏＰ 功 拔 能 力 、 出 协 调 、 成 功 率 因数 校 正 或 丰 富故 障 处 理 的 电 下 一 代 Ｃ ９ ６ ｘ产 品 系 列进 一 步 提 高 了集 成性 和 功 能 性 。 输 集 Ｘ ４１ 源 。ｄ Ｐ Ｃ ０ １ １ ｓ Ｉ ３ Ｆ ０ ０和 ｄ Ｐ Ｃ３ Ｆ ０ Ｘ器 件 片 内 的 Ｐ ｓＩ ０２２ ＷＭ 可 该 产 品 基 于 高 性 能 ＡＲ 网 络 处 理 器 ， 成 了 该 公 司 广 泛 Ｍ 集 提 供 １ｎ 的 占空 比 分 辨 率 和 ７种 工 作 模 式 ， 括 标 准 、 ｓ 包 互 部 署 的 数 字 用 户 线 （ Ｌ） Ｐ Ｓ 无 线 网 络 和 语 音 处 理 技 ＤＳ 、 ＲＩ Ｍ 补 、 挽 和可 变 相 位 工 作 模 式 。 １ 推 Ｏ位 Ａ Ｄ 转 换 器 有 多 达 术 。Ｃ ９ ６ ｘ产 品 系列 针 对 下 一 代 Ｄ Ｉ网关 、 ／ Ｘ ４１ Ｓ 网桥 和路 由 １ 输 入 通 道 和 高 达 ２Ｍｓｓ的采 样 率 。先 进 的 采 样 性 能 ２个 ｐ 进行 精 确 、 唯一 的定 时 或 同步 采 样 。
eda技术及应用第三版课后答案谭会生
eda技术及应用第三版课后答案谭会生【篇一：《eda技术》课程大纲】>一、课程概述1.课程描述《eda技术》是通信工程专业的一门重要的集中实践课，是通信工程专业学生所必须具备的现代电子设计技术技能知识。
eda是电子技术的发展方向，也是电子技术教学中必不可少的内容。
本课程主要介绍可编程逻辑器件在电子电路设计及实现上的应用，介绍电路原理图和pcb图的设计技术。
开设该课程，就是要让学生了解大规模专用集成电路fpga和cpld的结构，熟悉一种以上的硬件描述语言，掌握一种以上的开发工具的使用等，掌握电路原理图和pcb图的现代设计技术与方法，从而提高学生应用计算机对电子电路和高速智能化系统进行分析与设计的能力。
2.设计思路本课程坚持“以学生为中心”的原则，以项目任务驱动的方式，采取理论知识与案例相结合的方式授课，提高学生的学习主动性。
通过必要的理论知识讲授、大量的实践训练和案例分析，培养学生的动手设计和实践能力，掌握eda开发的整个流程和基本技巧。
课程采用演示讲授和实践相结合，边讲边练的方法，让学生切身体会并掌握eda开发产品的流程和方法。
本课程集中2周时间开设，注重实践性，边讲边练，让学生切身体会并掌握eda开发技术。
3.实践要求（1）纪律和安全要求①不得将食物带入实验室，每次实训后请将使用后的废弃物带走。
违反者每次扣罚平时分2分。
②实训期间不得做与实训无关的其他事情，不得大声喧哗或做其他影响实训正常进行的事宜。
违反者每次扣罚平时分2分。
③实训期间，若学生有事不能正常参加实训，须提前以书面形式请假，并按指导教师的安排补做实训。
未经指导教师许可，学生不得任意调换实训时间和实训地点。
违反者每次扣罚平时分4分。
④学生不得以任何理由替代他人进行实训，违者直接取消实训成绩。
⑤学生除操作自己所分配的计算机外，不得操作实验室内其他任何设备。
违者每次扣罚平时分2分。
（2）业务要求实训所使用的软件protel和quartus ii，所有数据均通过服务器中转以及储存在服务器上，所以重启自己所用的电脑不会造成数据丢失。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Altera宣布Stratix 10的创新全面刷新高端FPGA和SoC业界性能指标记录
Altera公司(Nasdaq: ALTR)今天发布其Stratix® 10 FPGA和SoC体系结构和产品细节，这一下一代高端可编程逻辑器件在性能、集成度、密度和安全特性方面实现全面突破，势必将云时代的网络通信技术推向又一个巅峰。
Stratix 10 FPGA和SoC采用了Altera革命性的HyperFlex? FPGA架构，由Intel? 14 nm 三栅极工艺技术制造，内核性能是前一代FPGA的2倍。
业界性能最好、密度最高、具有先进的嵌入式处理功能的FPGA与GPU级别浮点计算性能和异构3D SiP集成特性相结合，支持Altera客户解决下一代通信、数据中心、雷达系统、物联网基础设施和高性能计算系统中所遇到的设计挑战。
Altera市场资深副总裁Danny Biran评论说：“我们的Stratix 10 FPGA 和SoC所具有的功能在业界是无与伦比的。
Stratix 10 FPGA和SoC支持客户采用FPGA以前无法想象的创新方式来设计其系统。
”HyperFlex体系结构的“寄存器无处不在”方法Stratix 10 FPGA和SoC是第一款采用公司的HyperFlex新体系结构的Altera器件，这是FPGA 业界十多年来最显著的架构体系结构创新。
HyperFlex体系结构结合Intel 14 nm三栅极工艺的全工艺节点优势，内核逻辑频率比竞争对手下一代高端FPGA高2倍。
HyperFlex体系结构在所有内核互联布线段上引入了寄存器，使得Stratix 10 FPGA和SoC能够受益于成熟可靠的性能增强设计方法，例如寄存器重新定时、流水线和其他设计优化方法。
这些设计方法在传统的FPGA体系结构中是不可能实现的。
HyperFlex体系结构帮助设计人员避免了关键通路和布线延时，其设计能够迅速达到时序收敛。
内核逻辑性能提高2倍后，不需要很宽的数据通路，也不需要由于时钟偏移导致的特殊设计结构，极大的提高了器件利用率，降低了功耗。
HyperFlex体系结构支持高性能设计降低逻辑面积要求，功耗从而降低了70%。
请访问.cn/hyperflex，了解更详细的信息。
异构3D系统级封装集成的新时代Stratix 10 FPGA和SoC系列的所有型号都采用了异构3D SiP集成技术高效经济的集成高密度单片FPGA 内核架构(高达5.5M逻辑单元)以及其他先进的组件，从而提高了Stratix 10 FPGA和SoC 的可扩展性和灵活性。
单片内核架构避免了使用多个FPGA管芯来提高密度的竞争同构器件的连接问题。
Altera的异构SiP集成技术是通过使用Intel的专用嵌入式多管芯互联桥接(EMIB，Embedded Multi-die Interconnect Bridge)技术实现的，与基于中介层的方法相比，进一步提高了性能，降低了复杂度和成本，增强了信号完整性。
初次发布的Stratix 10器件将使用EMIB来集成高速串行收发器和协议块以及单片内核逻辑。
通过异构3D SiP方法实现高速协议和收发器，Altera将能够快速交付Stratix 10器件型号，满足不断发展的市场需求。
例如，使用异构3D SiP集成技术为Stratix 10器件提供了途径来实现更高的收发器速率(56 Gbps)、新出现的调制格式(PAM-4)、通信标准(PCIe Gen4、多端口以太网)，以及模拟和宽带存储器等其他功能。
所有密度范围的Stratix 10系列型号将会集成64位ARM?四核Cortex?-A53硬核处理器系统(HPS)，具有丰富的外设特性，包括系统存储器管理单元、外部存储器控制器，以及高速通信接口等。
随着Stratix 10 SoC的推出，Altera是唯一提供高端SoC FPGA的供应商，进一步增强了其业界领先地位。
这一通用计算平台具有优异的适应能力、性能、功效、系统集成和设计效能，适用于多种高性能应用。
设计人员可以在高性能系统中使用Stratix 10 SoC实现硬件可视化，增加管理和监视功能，例如，加速预处理、远程更新和调试、配置，以及系统性能监视等。
全面的安全功能增强了对设计的保护在高性能FPGA中，Stratix 10 FPGA和SoC将会具有业界最全面的安全功能。
其核心是创新的安全设计管理器(SDM，Secure Design Manager)，支持基于扇区的认证和加密、多因素认证和物理不可克隆功能(PUF，physically unclonable function)技术。
Altera与Athena集团以及IntrinsicID合作，为Stratix 10 FPGA和SoC提供了世界级加密加速和PUF IP。
Stratix
10 FPGA和SoC的多层安全和分区IP保护特性非常优异，这一级别的安全特性使得该器件成为军事、云安全和物联网基础设施应用的理想解决方案。
适用于Stratix 10 FPGA和SoC 的Enpirion PowerSoC Stratix 10 FPGA和SoC由Altera的系列Enpirion PowerSoC电源解决方案提供供电。
Enpirion PowerSoC经过优化满足了严格的性能和功率要求，在最小的引脚布局中提高了效率。
业界数百万LE设计能够以最短时间达到时序收敛Altera 的Quartus® II中的Spectra-Q新引擎经过设计发挥了HyperFlex体系结构的性能、功率和面积优势，同时还提高了Stratix 10 FPGA和SoC设计人员的效能，产品能够更迅速面市。
Quartus II软件的新功能将编译时间缩短了8倍，提供通用、快速跟踪设计输入和置入式IP 集成特性，支持OpenCL和其他高级设计流程，延续了Altera软件的领先优势。
关于Spectra-Q 引擎的更多信息，请访问.cn/spectraq。
Stratix 10 FPGA和SoC技术规范：·单片管芯上有5百50万个逻辑单元·异构3D SiP集成技术结合了具有高速收发器的FPGA 架构·144个收发器的串行带宽是前一代的4倍·工作在1.5 GHz的64位四核ARM Cortex-A53硬核处理器子系统·硬核浮点DSP支持单精度工作高达10 TFLOPS运算性能·安全器件管理器：全面的高性能FPGA安全功能·业界领先的单事件干扰(SEU)探测和消除功能·从Arria® 10 FPGA和SoC的引脚布局兼容移植途径·Altera Enpirion电源解决方案提高了功效，节省了电路板面积·Intel 14 nm三栅极工艺技术供货信息客户现在可以使用快速前向编译性能评估工具开始其Stratix 10设计。
将于2015年秋天提供Stratix 10 FPGA和SoC工程样片。
嵌入式软件开发人员可以采用Mentor Graphics提供的SoC虚拟平台来加速Stratix 10 SoC嵌入式软件的开发。
关于Stratix 10 FPGA和SoC产品的详细信息，请联系您当地的Altera销售代表，或者访问.cn/stratix10。
Altera简介Altera®的可编程解决方案帮助电子系统设计人员快速高效地实现创新，突出产品优势，赢得市场竞争。
Altera提供FPGA、SoC、CPLD产品，以及电源解决方案等互补技术，为全世界的客户提供高价值解决方案。
请通过.cn访问Altera。