第6章微型计算机的输入输出
微机原理与接口技术(第三版)课本习题答案

第二章 8086体系结构与80x86CPU1.8086CPU由哪两部分构成?它们的主要功能是什么?答:8086CPU由两部分组成:指令执行部件(EU,Execution Unit)和总线接口部件(BIU,Bus Interface Unit)。
指令执行部件(EU)主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成,其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或I/O端口读取操作数参加EU运算或存放运算结果等。
2.8086CPU预取指令队列有什么好处?8086CPU内部的并行操作体现在哪里?答:8086CPU的预取指令队列由6个字节组成,按照8086CPU的设计要求,指令执行部件(EU)在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。
从速度上看,该指令队列是在CPU内部,EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。
5.简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个?逻辑地址呢?答:8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部分构成,都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”),然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根,所以可寻址的存储空间为1M字节,即8086系统的物理地址空间是1MB。
chap6微机原理与接口技术第六章——I、O接口和总线

第六章I/O接口和总线本章介绍1.I/O接口I/O接口的功能简单的输入输出接口芯片I/O端口及其寻址方式CPU与外设间的数据传送方式 PC机的I/O地址分配2.总线IBM PC总线AT总线或ISA总线6-1、I/O接口一.I/O接口的功能1.采用I/O接口的必要性计算机和外设之间的信息交换带来一些问题:速度不匹配信号电平不匹配信号格式不匹配时序不匹配因此I/O设备不能直接与CPU的系统总线相连,必须在CPU与外设之间设置专门的接口电路来解决这些问题。
可编程输入输出接口芯片随着大规模集成电路技术的发展,出现了许多通用的可编程接口芯片,可用它们来方便地构成接口电路。
后面几章将介绍常见的可编程I/O接口芯片的原理、编程方法及与CPU的连接方法。
可编程中断控制器8259A可编程计数器/定时器8253可编程外围接口芯片8255A串行通信和可编程接口芯片8253AA/D和D/A转换芯片。
本章介绍最常用的简单I/O接口芯片,主要有缓冲器(Buffer)和锁存器(Latch)。
二、简单的输入输出接口芯片1.缓冲器74LS244和74LS245连接在总线上的缓冲器都具有三态输出能力。
在CPU或I/O接口电路需要输入输出数据时,在它的使能控制端EN(或G)作用一个低电平脉冲,使它的内部的各缓冲单元接通,即处在输出0或1的透明状态。
数据被送上总线。
当使能脉冲撤除后,它处于高阻态。
这时,各缓冲单元像一个断开的开关,等于将它所连接的电路从总线脱开。
74LS244和74LS245就是最常用的数据缓冲器。
除缓冲作用外,它们还能提高总线的驱动能力。
8个三态缓冲单元,分成两组,分别由门控信号为低电平时,数据传送;高电平时,输出高阻态。
单向缓冲器,只能从端。
OE 2.锁存器74LS3731. I/O端口1.数据端口(Data Port)用来存放CPU与外设之间交换的数据,长度一般为1-2个字节,主要起缓冲作用。
2.状态端口(Status Port)用来指示外设的当前状态。
《微机原理及接口技术》第六章

2、CPU对中断的响应
关中断:CPU响应中断后,发中断响应(INTA)信号的同时,内部自动实现关中断 保留断点:封锁IP+1,入栈保存CS:IP。 保护现场:由中断服务程序先将有关REG入栈保存。
给出中断入口、转相应的中断服务程序:中断服务程序起始地址,执行中断服务。
恢复现场:将中断服务程序入栈保存的REG内容弹出,恢复现场。 开中断与返回:中断服务的最后一条指令,出栈恢复CS:IP,恢复主程序运行,使IF自动恢
第十章
J X G
微型计算机开发应用
1/27
J X G
微机原理及接口技术 第六章、中断控制系统
本章要点:
J X G
中断的基本概念 中断处理过程 可编程中断控制器8259A的结构、功能 可编程中断控制器8259A的应用
2/27
J X G
微机原理及接口技术 6.1
一、中断的基本概念
中断系统
J X G
微机原理及接口技术
三、外部中断
8086芯片设置有两条中断请求信号输入引脚:NMI和INTR引脚,用于外部中断 源产生的中断请求,可分为以下两种: 1、可屏蔽中断 INTR (18脚) INTR线上的请求信号是电平触发的。当IF=0,CPU中断不响应,这种情况称为 可屏蔽中断。可屏蔽中断通过指令设置IF中断标志位,达到控制的目的。 STI CLI ;IF←1,开中断,CPU才能响应INTR线上的中断请求。 ;IF←0,关中断,CPU不响应INTR线上的中断请求。
对于系统专用中断,系统将自动提供0~4中断类型号,保证系统自动转到处理程序。
J X G
对于可屏蔽中断INTR,外接口电路产生中断类型号。目前8259A产生。
微机原理与接口技术(第三版)课本习题答案.

第二章 8086体系结构与80x86CPU1.8086CPU由哪两部分构成?它们的主要功能是什么?答:8086CPU由两部分组成:指令执行部件(EU,Execution Unit)和总线接口部件(BIU,Bus Interface Unit)。
指令执行部件(EU)主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成,其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或I/O端口读取操作数参加EU运算或存放运算结果等。
2.8086CPU预取指令队列有什么好处?8086CPU内部的并行操作体现在哪里?答:8086CPU的预取指令队列由6个字节组成,按照8086CPU的设计要求,指令执行部件(EU)在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。
从速度上看,该指令队列是在CPU内部,EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。
5.简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个?逻辑地址呢?答:8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部分构成,都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”),然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根,所以可寻址的存储空间为1M字节,即8086系统的物理地址空间是1MB。
Ch6 微型计算机原理与接口技术 答案

解:16位地址信号通过译码电路与74LS244芯片连接。其连接如下图所示。
74LS244
...
…
IOR
A 15
A 13
A 12
A 11
系
A 10
统
A9
总
A8
线
A2
A 14
A7
A6
A5 A4 A3
A A
01
DB
≥1 ≥1
&
D0
I0
I1 D7
. . .
E1 I7
E2
2
www.khd课后a答w案.网com
断点的逆过程。即CPU会自动地将堆栈内保存的断点信息弹出到IP、CS和FLAG中,保证被中断 的程序从断点处继续往下执行。 6.11 CPU满足什么条件能够响应可屏蔽中断?
第6章 常用的输入输出接口芯片

使数据总线D0~D7浮空。从而CPU将总线交给DMAC
使用。
西安理工大学教学讲稿
第6章 常用的输入输出接口芯片
图6.10 利用8288构成系统总线
西安理工大学教学讲稿
第6章 常用的输入输出接口芯片
6.3 总线裁决器8289
8289是为了构成中、大规模的8086/88多处理器系 统设计的,由于总线及资源的多处理器共享,为了防 止竞争必须进行裁决。 6.3.1 8289引线及简单功能说明 总线裁决器8289引线如图6.11所示。8289的20条引
第6章 常用的输入输出接口芯片
图6.7 共阳LED数码管的示意图
西安理工大学教学讲稿
第6章 常用的输入输出接口芯片
2. 接口电路
这种七段LED数码管与微机系统总线有多种接口 方式。而生产厂家为数码管生产了多种译码器,可直 接作为LED数码管接口,本书不做说明。在此,利用 前面提到的锁存器74LS273作为输出接口,将开路集电 极门7406作为驱动器连接LED数码管。用三态门作为 按钮K的输出接口,其连接图如图6.8所示。
2.内部结构
8255的内部结构框图如图6.15所示。 从图6.15中可以看到,左边的信号与系统总线相接, 而右边是与外设相连接的3个口。3个口均为8位。 为了控制方便,将8255的3个口分成A,B两组。其中
A组包括A口的8条线PA0~PA7和C口的高4位PC4~PC7。
B组包括B口的8条线PB0~PB7和C口的低4位PC0~PC3 。 A组和B组分别由软件编程来加以控制。
西安理工大学教学讲稿
第6章 常用的输入输出接口芯片
图6.15 8255的内部结构框图
西安理工大学教学讲稿
第6章 常用的输入输出接口芯片
微机接口技术课本答案

14/80
7.执行如下令后,标志寄存器中各状态位之值。 执行如下令后,标志寄存器中各状态位之值。
(1)MOV AX,34C5H ADD AX,546AH
0011010011000101 解: + 0101010001101010 1000100100101111 显然:CF = 0, SF = 1, ZF = 0, AF = 0, OF = 1, PF = 0
2011年7月5日
习题解答
7/80
(11)SEC 解:SEC———Single Edge Contact,单边接触。这是 Pmntiium II微处理器所采用的新的封 装技术。先将芯片固 定在基板上,然后用塑料和金属将其完全封装起来,形成 一个SEC插 盒封装的处理器,这一SEC插盒通过Slot1插槽 同主板相连。 (12)SSE 解:SSE——Streaming SIMD Extensions,数据流单指 令多数据扩展技术。采用SSE技 术的指令集称为SSE指令 集, Pentium III微处理器增加了70条SSE指令,使Pentium III微处理器在音频、视频和3D图形领域的处理能力大为增 强。
2011年7月5日
习题解答
8/80
(13)乱序执行 解:指不完全按程序规定的指令顺序依次执行,它同推 测执行结合,使指令流能最有效 地利用内部资源。这是 Pentium Pro微处理器为进一步提高性能而采用的新技术。 (14)推测执行 解:是指遇到转移指令时,不等结果出来便先推测可能 往哪里转移而提前执行。 由于推测不一定全对,带有一定 的风险,又称为“风险执行”。
2011年7月5日
习题解答
13/80
6.写出寄存器AX、BX、CX、DX、SI和DI的隐 写出寄存器AX、BX、CX、DX、SI和DI的隐 AX 含用法。 含用法。
《微型计算机系统原理及应用》课后答案_(第3版)清华大学出版社__杨素行

第一章 微型计算机基础题1-1 计算机发展至今,经历了哪几代?答:电子管计算机、晶体管计算机、集成电路计算机、超大规模集成电路计算机、非冯诺伊曼计算机和神经计算机。
题1-2 微机系统由哪几部分组成?微处理器、微机、微机系统的关系是什么? 答:1、微机系统分硬件和软件,硬件包括CPU、存储器、输入输出设备和输入输出接口,软件包括系统软件和应用软件。
2、微处理器是指微机的核心芯片CPU;微处理器、存储器和输入输出设备组成微机;微机、外部设备和计算机软件组成微机系统。
题1-3 微机的分类方法包括哪几种?各用在什么应用领域中?答:按微处理器的位数,可分为1位、4位、8位、32位和64位机等。
按功能和机构可分为单片机和多片机。
按组装方式可分为单板机和多板机。
单片机在工业过程控制、智能化仪器仪表和家用电器中得到了广泛的应用。
单板机可用于过程控制、各种仪器仪表、机器的单机控制、数据处理等。
题1-4 微处理器有哪几部分组成?各部分的功能是什么?答:微处理器包括运算器、控制器和寄存器三个主要部分。
运算器的功能是完成数据的算术和逻辑运算;控制器的功能是根据指令的要求,对微型计算机各部分发出相应的控制信息,使它们协调工作,从而完成对整个系统的控制;寄存器用来存放经常使用的数据。
题1-5 微处理器的发展经历了哪几代?Pentium系列微处理器采用了哪些先进的技术?答:第一代4位或低档8位微处理器、第二代中高档8位微处理器、第三代16位微处理器、第四代32位微处理器、第五代64位微处理器、第六代64位高档微处理器。
Pentium系列微处理器采用了多项先进的技术,如:RISC技术、超级流水线技术、超标量结构技术、MMX技术、动态分支预测技术、超顺序执行技术、双独立总线DIB技术、一级高速缓冲存储器采用双cache结构、二级高速缓冲存储器达256KB或512KB、支持多微处理器等。
题1-6 何为微处理器的系统总线?有几种?功能是什么?答: 系统总线是传送信息的公共导线,微型计算机各部分之间是用系统总线连接的。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
6.1 CPU与外设通信的特点
6.1.3 I/O端口地址形成
I/O映像编址(独立编址空间)的优缺点:
优点:不占用存储器地址空间;地址线数较少,地 址译码较简单,寻址速度快;使用专用指令,程序 可读性增强。
6.1 CPU与外设通信的特点
6.1.2 I/O端口的寻址方式
CPU与外部设备通信,需要区分系统中的不同外设,就必须为 每个外设分配必要的地址,为了与存储单元地址相区别,这样 的地址称为端口地址。一个外设可以有多个端口地址。端口地 址的形成,类似存储器地址的形成。
1.存储器映像寻址(统一编址)
2.I/O映像编址(独立编址)
和DMA方式。 6.2.1程序控制传输方式
包括:同步传输方式、异步查询方式和中断方式。
1.同步传输方式(无条件传输方式)
简单外设作为输入设备时,输入数据时间相对于CPU的处理时 间长很多,可直接使用三态(1、0、高阻态)缓冲器和数据总 线相连。外设的数据是已经准备好了的。
当简单外设作为输出设备时,一般需要锁存器,使CPU输出的 数据能够保持一段时间直到数据被取走。显然也要求CPU在输 出数据时要确认输出锁存器是空的。
6.2 输入/输出方式
6.2.1程序控制传输方式
3.中断方式
这种方式下CPU与外设处于并行工作状态,CPU不必 花费大量的时间去查询外设的工作状态,大大地提高 了CPU的利用率。但当大量地与外设交换数据时,有 可能降低系统的运行性能。
6.2 输入/输出方式
6.2.2直接存储器存取方式(DMA)
DMA是直接存储器存取(Direct Memory Access) 的简称。可以满足高速I/O设备与RAM进行批量传送数 据的需要。
数据总线DBCPUFra bibliotek地址总线AB
控制总线CB
存储器 RAM ROM
I/O芯片 8259 8253 8255
8251…
I/O设备 显示器 打印机 键盘 鼠标
6.3 CPU与外设通信的接口
接口电路基本结构
数据口(输入/输出):双向;数据寄存器 状态口:只能由CPU读入。状态寄存器 控制口:只能由CPU写出。控制寄存器 每个口由译码电路分配一个唯一的地址。
还需要通过软件或硬件进行优先级排序。
为了防止死循环,应该在查询流程中设置一个等待超时值。
6.2 输入/输出方式
当系统中有多个外设时,CPU要对所有外设进行巡回 查询。查询方法: (1)每个设备对应一个状态端口; (2)一个状态端口中顺序存放所有的设备状态信息; (3)在上述端口前增设一个优先级编码器。
第6章 微型计算机的基本 输入/输出
机械系统计算机控制 2008 机电学院
6.1 CPU与外设通信的特点
需要接口作为CPU与外设通信的桥梁; 需要有数据传送前的“联络”; 需要传递的信息有:状态、数据及控制 信息。
6.1 CPU与外设通信的特点
I/O接口
接口的定义:是完成数据、地址和控制三总线转换和连 接的一组电路
6.3.1 同步传输方式与接口
又称为无条件传输方式,主要应用于外设的时序和控 制完全处于CPU控制之下的场合。这类设备必须在 CPU限定的时间内准备就绪,并且完成数据的发送和 接收。
实际上在无条件传输方式下,外设总是处于“等待” 状态,只要简单地将I/O指令放在程序中需要的位置 既可。
6.3 CPU与外设通信的接口
6.3.1 同步传输方式与接口
1.同步输入方式
1)同步输入过程
•提供端口地址,以便CPU从指定的外设中取入数据; •执行IN指令或存储器读指令; •地址译码器输出,同时产生M/IO#和RD#控制信号; •数据从端口中输入至CPU寄存器。
6.3 CPU与外设通信的接口
6.3.1 同步传输方式与接口 1.同步输入方式
2)同步输入硬件接口电路
为了防止CPU在取外设数 据时,数据发生变化,往 往采用缓冲器或锁存器把 外设数据保护起来。
6.3 CPU与外设通信的接口
6.3.1 同步传输方式与接口 1.同步输入方式 3)缓冲器74LS244
缺点:专用指令少;寻址方式单一,只能在AX与 I/O之间交换信息,使程序设计灵活性差;要求处理 器 专门的引脚,增加了控制逻辑的复杂性,也造成 了CPU引脚数的增加。
6.1 CPU与外设通信的特点
6.1.3 I/O端口地址形成 1.存储器映像寻址 (统一编址)
2.I/O映像编址 (独立编址空间)
6.2 输入/输出方式 包括:程序控制方式
状态信息和控制信息也是通过数据总线传递的,由于 它们的性质不同于数据信息,故在传送时赋予不同的 端口。
因此一个外设往往占有几个端口,如数据端口、状态 端口、控制端口等。这样一来,CPU对外设的控制或 CPU与外设间的信息交换,实际上就转换成CPU通过 I/O指令读/写断口的数据而已。
6.3 CPU与外设通信的接口
6.2 输入/输出方式
6.2.1程序控制传输方式
2.异步查询方式(条件传输方式)
也称为程序查询方式。
CPU通过程序不断地读取并测试外设的状态,如果外设处于准 备好状态(输入设备)或空闲状态(输出设备),则CPU执行 输入或输出指令,否则CPU处于循环查询状态。为此,接口电 路除了有数据端口外,还要有状态端口。
其特点是通过一个专用的DMA控制器,直接控制I/O设 备与RAM的数据传输,而无需CPU介入。即用硬件替 代软件实现数据传输。
在实现DMA传输时,是由DMA控制器直接掌管总线, 因此存在一个总线控制权转移的问题。
6.3 CPU与外设通信的接口
在实际应用中可分为:专用接口和通用接口,或可编 程接口和不可编程接口,或并行接口和串行接口。
DB
AB CPU
CB
数据端口
译 码
状态端口
控制端口
I/O 设备
一个典型的I/O接口
6.1 CPU与外设通信的特点
6.1.1接口的用途
1.进行地址译码或设备选择; 2.状态信息应答,以协调数据传送之前的准备工作; 3.进行中断管理,提供中断信号; 4.进行数据格式转换; 5.进行电平转换; 6.协调速度; 7.时序控制。 8.对数据传送的控制,具体为:锁存,隔离,驱动, 变换,连络,定时等作用。