数字电子技术基础(第四版)-第4章-组合逻辑电路解析
数字电子技术基础(第四版)阎石第4章
CP S R Qn Qn1
0 t
0
0 1 1
X
X 0 0
X
X 0 0
0
1 0 1
0
1 0 1
RD
0 S 0 R 0 Q 0 t t
1
1 1 1 1 1
1
1 0 0 1 1
0
0 1 1 1 1
0
1 0 1 0 1
1
1 0 0 1* 1*
t
Q
0
t
在CLK
1期间，Q和Q可能随S、R潍坊学院 信息与控制工程学院 变化多次翻转
潍坊学院 信息与控制工程学院
《数字电子技术基础》第四版
主从SR触发器的 表4.2.4 特性表如表4.2.4所示， CP S R 和电平触发的SR触发 × × × 器相同，只是CP作用 0 0 的时间不同
0 0 0 1 0 1 1 0 0 1 1
Q × 0 1 0 1 0 1 0 1
Q* Q 0 1 0 0 1 1 1* 1*
0
1 1 1 0 0 0* 0*
S D和R D同时为0 Q ,Q同为 1
潍坊学院 信息与控制工程学院
《数字电子技术基础》第四版
4.2.2 同步RS触发器的电路结构与动作特点
在数字系统中，常常要求某些触发器在同一时刻动作，这 就要求有一个同步信号来控制，这个控制信号叫做时钟信号 （Clock pulse），简称时钟，用CP表示。这种受时钟控制的 触发器统称为时钟触发器。 一、电路结构与工作原理 图5.3.1所示为电平触发SR触发器（同步SR触发器）的基 本电路结构及图形符号。
潍坊学院 信息与控制工程学院
《数字电子技术基础》第四版
2. 主从 JK触发器 为解除约束 即使出现 S R 1的情况下， Q n 1也是确定的
数字电子技术基础(第4版)课后习题答案详解
(b)当v i＝0V时， vB为负值 ∴ T截止 vo＝5V
当
v
i＝5V时，
I
＝
B
5－0.7 54。7
−
8.7 18
=
0.42 mA
I BS
≈
5 50 × 2
= 0.05mA <
IB
∴ T饱和
vo ≈ 0.2V (0 ~ 0.3V都行）
悬空时，
I
＝
B
5－0.7 4.7
−
8.7 18
=
0.08 mA
I BS
(5)Y =1
2
Y = ABC + ABC + ABC
(2)Y = CD + ACD (4)Y = BC + B D
(2)Y = B + AD + AC (4)Y = A + B D (6)Y = CD + B D + AC
数字电路 习题答案 （第二章）
第二章
2.1 解:
2
数字电路 习题答案 （第二章）
2.10 (1) vi2 = 1.4V (2) vi2 = 0.2V (3) vi2 = 1.4V (4) vi2 = 0.2V (5) vi2 = 1.4V
2.11 各种情况均为 1.4V 2.12 解：
输出为高电平时：Vo = Vcc − (0.2 × 2 − iL )RL = 4.6 + iL RL
114化简下列逻辑函数bdce120将下列函数化为最简与或式wwwplczonecom数字电路习题答案第二章第二章213010截止负值悬空时都行饱和悬空时都行饱和截止为负值200200ililil1010ihccihccih2002ohol系数输出为高电平时扇出系数输出为低电平时扇出所以n2025为输入端的个数分母中的系数输出为高电平时扇出系数输出为低电平时扇出2imaxohol所以n5wwwplczonecom数字电路习题答案第二章26解
数字电子技术基础教材第四章答案
习题44－1 分析图P4－1所示得各组合电路,写出输出函数表达式,列出真值表,说明电路得逻辑功能。
解:图(a):;;真值表如下表所示:其功能为一位比较器。
A>B时,;A=B时,;A<B时,图(b):真值表如下表所示:功能:一位半加器,为本位与,为进位。
图(c):真值表如下表所示:功能:一位全加器,为本位与,为本位向高位得进位。
图(d):;;功能:为一位比较器,A<B时,＝1;A=B时,＝1;A>B时,＝14－2 分析图P4－2所示得组合电路,写出输出函数表达式,列出真值表,指出该电路完成得逻辑功能。
解:该电路得输出逻辑函数表达式为:因此该电路就是一个四选一数据选择器,其真值表如下表所示:,当M＝1时,完成4为二进制码至格雷码得转换;当M＝0时,完成4为格雷码至二进制得转换。
试分别写出,,,得逻辑函数得表达式,并列出真值表,说明该电路得工作原理。
解:该电路得输入为,输出为。
真值表如下:由此可得:完成二进制至格雷码得转换。
完成格雷码至二进制得转换。
4－4 图P4－4就是一个多功能逻辑运算电路,图中,,,为控制输入端。
试列表说明电路在,,,得各种取值组合下F与A,B得逻辑关系。
解:,功能如下表所示,两个变量有四个最小项,最多可构造种不同得组合,因此该电路就是一个能产生十六种函数得多功能逻辑运算器电路。
4－5 已知某组合电路得输出波形如图P4－5所示,试用最少得或非门实现之。
解:电路图如下:4－6 用逻辑门设计一个受光,声与触摸控制得电灯开关逻辑电路,分别用A,B,C表示光,声与触摸信号,用F表示电灯。
灯亮得条件就是:无论有无光,声信号,只要有人触摸开关,灯就亮;当无人触摸开关时,只有当无关,有声音时灯才亮。
试列出真值表,写出输出函数表达式,并画出最简逻辑电路图。
解:根据题意,列出真值表如下:由真值表可以作出卡诺图,如下图:C AB 00 10 11 100 1由卡诺图得到它得逻辑表达式为: 由此得到逻辑电路为:4－7 用逻辑门设计一个多输出逻辑电路,输入为8421BCD 码,输出为3个检测信号。
数字电子技术第四章课后习题答案（江晓安等编）
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：SF++⊕=+ABSABS BABS将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b )所示。
数字电路第四版第4章组合逻辑电
03
利用多路复用器、编码 器等集成度更高的元件 代替多个小规模元件。
04
优化布线，减少不必要 的连线，降低元件间的 耦合。
提高电路速度
01
02
03
04
选择高速的逻辑门和元件，以 提高信号传输速度。
优化电路结构，减少信号传输 路径和延迟。
适当增加驱动强度，提高信号 的驱动能力。
避免信号在电路中产生反射和 振荡，减小信号延迟。
降低功耗
选择低功耗的逻辑门和元件，降低静 态功耗。
采用适当的电源管理技术，如电源关 断、时钟关断等，降低功耗。
优化电路结构，减少不必要的逻辑门 和元件，降低动态功耗。
优化布线，减小连线的电阻和电感， 降低信号传输过程中的功耗。
06 组合逻辑电路的实例分析
实例一：简单计算器电路
01
02
功能描述
实现基本的加、减、乘、除运 算功能。
的形式。
卡诺图法
利用卡诺图法将逻辑函 数表达式转换为易于实
现的形式。
卡诺图设计法
卡诺图法的基本原理
利用卡诺图法进行逻辑电路设 计的基本原理和方法。
卡诺图的构造
介绍如何构造卡诺图，以及卡 诺图中最小项和最大项的表示 方法。
卡诺图的简化
介绍如何利用卡诺图进行逻辑 函数的简化，以及如何利用卡 诺图进行逻辑电路的设计。
分析逻辑表达式时，需要注意表达式的化简，以减少所需的逻辑门数量，提高电路 的效率。
真值表分析
真值表是描述组合逻辑电路所有可能 输入情况下输出结果的表格。通过真 值表，可以全面了解电路的功能。
真值表可以帮助我们发现电路中可能 存在的冒险现象，如无关项引起的竞 争冒险。
真值表的列对应于输入变量的所有可能取值 ，行对应于输出变量的所有可能取值。在每 个格子中，填写对应输入取值下的输出取值 。
数字电子技术基础(第四版)课后习题答案-第四章
第4章触发器[题4.1]画出图P4.1所示由与非门组成的基本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。
图P4.1[解]见图A4.1图A4.1[题4.2]画出图P4.2由或非门组成的基本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。
图P4.2[解]见图A4.2[题4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.3 [解]：图P4.3所示电路的真值表S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 110*由真值表得逻辑函数式 01=+=+SR Q R S Q nn[题4.4] 图P4.4所示为一个防抖动输出的开关电路。
当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。
图P4.4[解] 见图A4.4图A4.4[题4.5] 在图P4.5电路中，若CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。
假定触发器的初始状态为Q =0。
图P4.5[解]见图A4.5图A4.5[题4.6]若将同步RS触发器的Q与R、Q与S相连如图P4.6所示，试画出在CP信号作用下Q和Q端的电压波形。
己知CP信号的宽度tw= 4 t Pd 。
t Pd为门电路的平均传输延迟时间，假定t Pd≈t PHL≈t PLH，设触发器的初始状态为Q=0。
图P4.6图A4.6[解]见图A4.6[题4.7]若主从结构RS触发器各输入端的电压波形如图P4.7中所给出，试画Q、Q端对应的电压波形。
设触发器的初始状态为Q=0。
图P4.7[解] 见图A4.7图A4.7R各输入端的电压波形如图P4.8所示，[题4.8]若主从结构RS触发器的CP、S、R、D1S。
试画出Q、Q端对应的电压波形。
精品文档-数字电子技术(第四版)(江晓安)-第四章
第四章 组合逻辑电路
47
图 4-16 74LS283 (a) 逻辑图； (b) 引脚图
F
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
第四章 组合逻辑电路
24
例 5 设计一个组合电路，将 8421BCD码变换为余 3 代码。
解 这是一个码制变换问题。由于均是BCD码，故 输入输出均为四个端点，其框图如图 4 -7 所示。按两种码 的编码关系，得真值表如表 4 - 5 所示。
第四章 组合逻辑电路
3
图 4-1 组合逻辑方框图
第四章 组合逻辑电路
4
组合逻辑电路有n个输入端， m个输出端， 可用下列逻 辑函数来描述输出和输入的关系：
Z1=f1(X1, X2， …， Xn-1, Xn) Z2=f2(X1, X2， …， Xn-1, Xn)
Zm-1=fm-1(X1, X2， …， Xn-1, Xn) Zm=fm(X1, X2， …， Xn-1, Xn)
第四章 组合逻辑电路
7
4.1
(1) 由给定的逻辑电路图， 写出输出端的逻辑表达 式；
(2) (3) (4) 对原电路进行改进设计， 寻找最佳方案(这一步
不一定都要进行)。
第四章 组合逻辑电路
8
［例 1］ 已知逻辑电路如图 4-2 所示， 分析其功能。
4+组合逻辑电路
Y1 I 2 I 3 I 6 I 7
Y 0 I1 I 3 I 5 I 7
（2）二进制优先编码器（ Priority Encoder） 在优先编码器中，允许同时输入两个以上的有效编码 请求信号。当几个输入信号同时出现时，只对其中优先权 最高的一个进行编码。优先级别的高低由设计者根据输入 信号的轻重缓急情况而定。
1. 编码器
用二进制代码表示文字、符号或者数码等特定对象的过 程，称为编码。实现编码的逻辑电路，称为编码器。
4.3 常用组合逻辑电路部件
input code word
enable inputs Encoder 8-3 Encoder I0 I1 Y0 I2 Y1 : Y2 : I7
output code word
4.3 常用组合逻辑电路部件
Inputs
1 0 0 0 0 0 0 0 0 0 x x x x x x 低电平 x x x 有效 x x x x x x x x x x x 0 x 0 1 0 1 1 1 1 1
优先权 最高
Outputs
A2 A1 A0 GS EO 1 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 反码输出 1 1 1 1 1 1 0
4.3 常用组合逻辑电路部件
Yi mi (i 0,1,2,7)
S S1 S2 S3
S为控制端（又称使 能端）， S=1 译码工 作； S=0 禁止译码， 输出全1 。
4.3 常用组合逻辑电路部件
应用举例
（a）功能扩展（利用使能端实现）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1
Y (Y1Y2Y3) ' (( AB) '(BC) '( AC) ') '
2
Y AB BC AC
9
最简与或 表达式
3
真值表
4
电路的逻 辑功能
Y AB BC AC
3
ABC 000 001 010 011 100 101 110 111
Y
当输入A、B、
0
C中有2个或3
第四章 组合逻辑电路
学习要点
了解组合逻辑电路的特点和工作原理。 掌握组合逻辑电路的分析、设计方法。 了解组合逻辑电路中的竞争冒险现象。
1
4.1 概 述
2
数字电路
组合逻辑电路：t时刻输出仅与t时刻 输入有关，与t以前的 状态无关。
时序逻辑电路：t时刻输出不仅与t时刻 输入有关，还与电路过 去的状态有关。
编码器：把指令或状态等转换为与其对应 的二进制信息代码的电路。
普通编码器 优先编码器
22
23
一、二进制编码器
设：编码器有M个输入，在这M个输入中， 只有一个输入为有效电平，其余M-1个输入 均为无效电平。有N个输出。则二者之间满 足M≤2N的关系。
二进制编码器——将一般信号编为二进制代 码的电路。
Y F( A)
5
组合电路的特点： 1. 输出仅由输入决定，与电路之前状态无关； 2. 电路结构中无反馈环路（无记忆）； 3. 能用基本门构成，即任何组合逻辑电路都能
用三种基本门实现。
6
4.2 组合逻辑电路的 分析和设计
7
4.2.1 组合逻辑电路的分析
8
逻辑图 例1：
1
逻辑表 达式
2
最简与或 表达式
4）画逻辑图（略）
31
三、优先编码器
8线-3线优先编码器 74HC148
1、功能表
输入：I0 ~I7 ,共8个输入端
（脚注号码越大，优先 权越高），低电平有效。
输出： Y2 '、Y1 '、Y0 '
选通输入端(片选端): S '
选通输出端: YS ' 扩展输出端: YEX '
32
33
3
组合电路范畴： 加法器、译码器、编码器、数据选择器、只读存储器 时序电路范畴： 计数器、寄存器、动态存储器 组合电路是时序电路的一部分
4
组合电路：
aa12
组合逻辑
yy12
电路
an
ym
组合逻辑电路的框图
y1 f1(a1a2 an ) y2 f2(a1a2 an )
ym fm(a1a2 an）
37
一、二进制译码器
例：设计一个三位二进制代码的译码器（3线—8线译码器） 解：1）分析要求 输入：一组三位二进制代码。 输出：与代码相对应的8个信号。
例：设计一个编码器，要求把0~7这8个十进制 数编成二进制代码。用与非门实现。（假设有效 电平为低电平）
24
有效电平为 0 约束条件：Ii I j 1
解：1）确定二进制代码的位数
∵M=8=23
∴N=3
2）列出编码表
25
26
3）写出对应的逻辑表达式：
Y2 I4 ' I5 ' I6 ' I7 ' (I4I5I6I7 ) ' Y1 I2 ' I3 ' I6 ' I7 ' (I2I3I6I7 ) ' Y0 I1 ' I3 ' I5 ' I7 ' (I1I3I5I7 ) '
17
4. 化'G'RA RG AG
18
例2： 码制转换电路的设计。 要求：输入为三位二进制码， 输出为格雷码。
解：1）真值表
19
2）化简
3）逻辑图
20
4.3 若干常用的组合逻辑电路
21
4.3.1 编码器
编码的任务：把原始数据、指令或标志信 号变换成该系统所采用的数 码制。
4）画逻辑图
27
画逻辑图：
28
二、8421BCD码编码器（二—十进制编码器）
输出：四位二进制代码 输入：0~9共十种状态
解：1）确定二进制代码的位数。 ∵M=10 由M≤2N 得N=4
2）列编码表
29
30
3）写出逻辑表达式：
Y3 I8 ' I9 ' (I8I9 ) ' Y2 I4 ' I5 ' I6 ' I7 ' (I4I5I6I7 ) ' Y1 I2 ' I3 ' I6 ' I7 ' (I2I3I6I7 ) ' Y0 I1 ' I3 ' I5 ' I7 ' (I1I3I5I7 ) '
输出变量：故障信号（Z） 规定正常工作时Z=0，故障时Z=1
2. 列出真值表
3. 写出逻辑表达式
Z R' A'G' R' AG RA'G RAG' RAG
输入变量 输 出
RA G Z 00 0 1 00 1 0 01 0 0 01 1 1 10 0 0 10 1 1 11 0 1 11 1 1
Z1 ( A' B) ' AB ' Z2 (Z1 Z3) ' ( A B) ' Z3 ( A B ') ' A' B
电路功能：
一位数字比较器
A BZ1 1 A BZ2 1 A BZ3 1
13
例5 (P162)
74HC148 内部结构
低电平
34
例：用两片74HC148优先编码器组成一个16线-4线
优先编码器，将 A0' ~ A1'5 16个低电平输入信号编为
0000~1111共16个4位二进制代码。其中
权最高， A0' 的优先权最低。
A1'5
的优先
35
36
4.3.2 译码器
译码：把二进制数码“翻译”成十进制数码或“翻 译”成其他形式的代码或控制电平。 对于译码器输入端的某一种组合，只有一个输出端为有 效电平，其余输出端均为相反电平。
个为1时，输
0
出Y为1，否
0
4
则输出Y为0。 所以这个电路
1
实际上是一种
0
3人表决用的
组合电路：只
1
要有2票或3票
1
同意，表决就
通过。
1
10
例2：
功能：输入不一致鉴别器
11
例3：
Z1 A C Z2 B C
功能：可控的两位二 进制原码至反码的变 换电路。
12
例4：
真值表：
函数表达式：
14
4.2.2 组合逻辑电路的设计
一、设计任务 用基本逻辑门设计出能完成实际问题
或命题要求的电路。 二、设计步骤
15
例1： 设计一个监视交通信号灯工作状态的逻辑电 路。当信号灯发生故障时发出信号提醒工作人员 进行维修。
16
1. 抽象
输入变量:红（R）、黄（A）、绿（G） 规定灯亮时为“1”，不亮时为“0”