Quartus II LPM使用指南(FIFO篇)

1.2 输入输出端口
下图中是 SCFIFO 和 DCFIFO 的框图，其中，SCFIFO 中读写双方信号与时钟 clock 同步，DCFIFO 读写双方信号分别与读写时钟同步。
表一中列出 FIFO 中各个 IO 的详细描述： 表一 端口描述
端口
类型 是否必选
描述
Clock
输入
是
上升沿触发时钟
Wrclk
当该信号有效时，FIFO 会被认为已经读空，此时不能 再进行读操作；
准装满信号，当 usedw 大于参数 almost_full_value 或 相同时，该信号被激活，即是 full 信号被激活的预示； 准读空信号，当 usedw 小于参数 almost_empty_value 或相同时，该信号被激活，即是 empty 信号被激活的 预示； 显示当前 FIFO 中数据存量。
Rdreq
输入
是
Sclr
输入
非
Aclr
Q
输出
是
Full Wrfull Rdfull Empty Wrempty Rdempty Almost_full
输出
非
输出
非
输出
非
Almost_empty
输出
否
Usedw Wrusedw Rdusedw
输出
否
FIFO 篇
第 -5- 页
Rdreq Rdfull Rdempty Rdusedw 当 wrreq 有效时数据线上的数据通过 DATA 端口被写 入 FIFO 中 写请求信号，激发写入操作。 1.当 full（对于 SCFIFO）或 wrfull（对于 DCFIFO）有 效时，不能激活 wrreq 信号，参数 overflow_checking 设置为 ON，即在 full 状态下 FIFO 会自动无视写请求； 2.不能再 aclr 有效期间激活 wrreq 信号； 3. 使 用 Stratix 和 Cyclone 系 列 器 件 ( 除 了 Stratix, Stratix GX, 和 Cyclone 系 列 以 外 ) 需 要 将 write_aclr_synch 参数选择位 ON，确保符合限制条件。 读请求信号，激发读出操作。 1. 该信号 的作用在正 常模式下和 在预读模式 下的作用 有很多不同（详情见后文）； 2.当 empty（对于 SCFIFO）或 rdempty（对于 DCFIFO） 有效时，不能激活 rdreq 信号，参数 underflow_checking 设置为 ON，即在 full 状态下 FIFO 会自动无视读请求； 清零端口，详情见后文
1.SCFIFO：单时钟 FIFO； 2.DCFIFO：双时钟 FIFO，数据输入和输出的宽度相同； 3.DCFIFO_MIXED_WIDTHS：双时钟 FIFO，输入输出数据位宽可以不同。 在本文中，如无特殊说明，DCFIFO 通指上述两种双时钟 FIFO。
笔者博客 /wg2011/
1.3 时序要求
1.如果设置了溢出保护电路或设置 overflow_checking 参数为 ON，则在 FIFO 满时会自动无视 wrreq 信号，FIFO 空时同理； 2.如果没有做上述两种措施中的任意一种，则当 FIFO 在装满时的同一时钟周期内不能对 wrreq 信号 做出相应，即在此期间不能拉高 wrreq，FIFO 空时同理。 3.下面通过两幅时序图来具体说明：
输入
是
上升沿触发时钟，下列信号与之同步：
data wrreq
Wrfull
Wrempty
wrusedw
Rdclk
输入
是
上升沿触发时钟，下列信号与之同步：
Q
笔者博客 /wg2011/
Quartus II LPM 使 用 指 南
Data Wrreq
输入
是
输入
是
Quartus II LPM 使 用 指 南
FIFO 篇
第 -4- 页
第一章 FIFO 配置全攻略
1.1 如何配置自己需要的 FIFO
配置 FIFO 的方法有两种，一种是通过 QUARTUS II 中 TOOLS 下的 MegaWizard Plug-In Manager 中选择 FIFO 参数编辑器来搭建自己需要的 FIFO，这是自动生成 FIFO 的方法，另外如果你是大师 级选手（对 LPM-FIFO 参数十分熟悉）还可以通过手动编写 HDL 来实现需要的 FIFO。在此笔者建 议大家，尤其是初学者使用自动方式来配置需要的 FIFO，配置界面简洁明了十分容易上手。
参考文献
第 -1- 页
-2-3-4-4-5-8-8-9-9- 10 - 10 - 11 - 11 - 11 - 11 - 12 - 13 - 13 - 14 - 15 - 15 - 16 - 17 - 18 - 19 - 19 - 21 -
笔者博客 /wg2011/
表二中列出配置 FIFO 的各个参数详细说明：
笔者博客 /wg2011/
Quartus II LPM 使 用 指 南
FIFO 篇
第 -6- 页
参数 Lpm_width
Lpm_width_r Lpm_widthu
类型 整数
整数 整数
Lpm_widthu_r Lpm_numwords
笔者博客 /wg2011/
Quartus II LPM 使 用 指 南
1.4 输出状态标记和潜伏期
对于 DCFIFO，输出潜伏期如下图所示：
FIFO 篇
第 -8- 页
1.5 避免亚稳态
1.6 同步复位及异步复位的影响
在不同模式下，同步、异步复位的影响不同，SCFIFO 支持同步或异步复位，DCFIFO 支持异步复位， 且该复位信号与写时钟同步。具体不同影响见表三（SCFIFO），表四（DCFIFO）：
度；
是
对于 SCFIFO，该参数定义了 usedw 端口的位宽，对
于 DCFIFO，定义了 rdusedw 和 wrusedw 的位宽，对
于 DCFIFO_MIXED_WIDTHS，于 DCFIFO_MIXED_WIDTHS，定义了 rdusedw 端
口的位宽；
读取第二个数据；
非
识别 FIFO 型号的参数，SCFIFO 或者是 DCFIFO
非
空间或速度优化度参数，当值为 0--5 时为空间优化，
6--10 时为速度优化。
非
是否开启溢出检测，溢出时无视 wrreq，值为 NO 或
OFF，缺省值为 ON；
非
是否开启下溢检测，下溢（读空）时无视 rdreq，值为
笔者博客 /wg2011/
Quartus II LPM 使 用 指 南
FIFO 篇
第 -9- 页
预读模式下对 q 输出的影响
是
定义了 FIFO 深度，值至少为 4，需要满足如下关系
2^（LPM_WIDTHU-1） < LPM_NUMWORDS£ < 2^（LPM_WIDTHU）
.
是
模式开关，选择正常模式或者是预读模式。
在正常模式下，rdreq 有效时才读出数据；
在预读模式下，自 动读出当前 FIFO 中第一个数据
（FIFO 不空时），当 rdreq 信号有效时，开始继续往后
文档版本 V1.0 笔者将随时可能对本教程中的内容进行更改，恕不事先通知。
笔者博客 /wg2011/
Quartus II LPM 使 用 指 南
FIFO 篇
摘要
第 -3- 页
ALTERA 在 LPM 库中提供了参数可配置的单时钟 FIFO（SCFIFO）和双时钟 FIFO（DCFIFO）。 FIFO 主要应用在需要数据缓冲且数据符合先进先出规律的同步或异步场合。LPM 中的 FIFO 包含以 下几种：
输出由读操作而从 FIFO 中读出的数据。 1.SCFIFO 和 DCFIFO 中，输入输出数据的位宽必须相 同； 2.DCFIFO_MIXED_WIDTHS 型 FIFO 输入输出位宽可 以不同，但是根据使用 RAM 的类型不同，输入输出 位宽比率有不同的限制； 当该信号有效时，FIFO 会被认为已经装满，此时不能 再进行写操作；
整数
Write_aclr_synch
Clocks_are_synchro nized Ram_block_type
表二 参数说明
是否必选
描述
是
对于 SCFIFO 和 DCFIFO，该参数定义了 data 和 q 的
位宽，对于 DCFIFO_MIXED_WIDTHS 该参数定义了
data 的宽度；
是
对于 DCFIFO_MIXED_WIDTHS 该参数定义了 q 的宽
Quartus II LPM 使用指南 FIFO 篇
BY WG /wg2011/
Quartus II LPM 使 用 指 南
FIFO 篇
目录
说明 摘要 第一章 FIFO 配置全攻略
1.1 如何配置自己需要的 FIFO 1.2 输入输出端口 1.3 时序要求 1.4 输出状态标记和潜伏期 1.5 避免亚稳态 1.6 同步复位及异步复位的影响 1.7 不同的输入输出位宽 1.8 约束设置
整数 整数
Lpm_showhead
Lpm_type Maximize_speed
整数
Overflow_checking
Underflow_checking
Delay_rdusedw Delay_wrusedw Add_usedw_msb_bit
Rdsync_delaypipe Wrsync_delaypipe Use_eab
NO 或 OFF，缺省值为 ON；
非
非
用于增加 rdusedw 和 wrusedw 的位宽（1bit）防止 FIFO
满时翻转为 0，该参数值为 ON 或 OFF，缺省值为 OFF， 该参数仅针对某些系列器件有效。