华师网络学院作业答案计算机组成原理计算题

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

若某计算机的主频为800MHz,每个CPU周期平均包含4个主频周期,每个指令周期平均有3个CPU周期,问:

(1)该机平均指令的执行速度为多少MIPS(百万条指令每秒)?

(2)若主频提高到1000MHz,每个CPU周期平均包含2个主频周期,采用流水线方式,每个指令周期平均为个CPU周期,则平均指令的执行速度又是多少MIPS?

答案:

解:(1)因为机器主频为f=800MHz,所以主频周期T=1/(800×106) =(μs),

每个CPU周期平均包含4个主频周期,所以CPU周期T CPU=4 T=4×(μs)=(μs)

指令周期T

指令

=3 T CPU=3×=(μs)

则指令的执行速度V1=1/ T指令=1/ (μs) =(MIPS)

(或800÷(4×3)= (MIPS) )

(2)1000÷(2×)= (MIPS)

设机器字长为8位(运算时为9位),已知二进制数X=-101101,Y=100110,

试用双符号位补码求X+Y和X-Y的值,要求写出计算机中的运算步骤,并指

出是否有溢出。

答案:

[X]

补=1 [Y]

=000100110 [-Y]

=0

[X]

1

+ [Y]

000100110

1 (无溢出)

[X]

=1

+ [-Y]

=0

1

所以 [X+Y]

=1 X+Y=-000111

[X-Y]

=1 X-Y=-1010011

一个32位的微处理器,它有16位外部数据总线,总线的时钟频率是40MHz,假定一个总线事务的最短周期是4个时钟周期,问这个处理器的最大数据传输率是多少?如果将数据总线的宽度扩展为32位,那么处理器的最大数据传输率提高到多少?这种措施与加倍外部总线时钟频率的措施相比,哪种更好?

一种单地址指令格式如下所示,其中I为间接特征,X为寻址模式,D为形式地址。I,X,D组成该指令的操作数有效地址E。设R1为变址寄存器,R2为基址寄存器,PC为程序计数器,请写出下表中各种寻址方式名称。

OP I X D

寻址方式

名称

I X有效地址E 立即寻址 0 00 E=D

相对寻址 0 01 E=(PC)+D

变址寻址 0 10 E=(R)+D

寄存寻址 0 11 E=(R)+D,D=0直接寻址 1 00 E=(D)

相对间接寻址 1 01 E=((PC)+D)变址间接式 1 10 E=((R)+D)

寄存器间接寻址 1 11

E=((R)+D),D=0

(1)立即寻址

(2)相对寻址

(3)变址寻址

(4)寄存寻址

(5)直接寻址

(6)寄存器间接寻址

今有4级指令流水线,分别完成取指、指令译码并且取数、运算、送结果四步操作。假设完成各步操作的时间依次为15ns,17ns,16ns,15ns。请问:

(1) 流水线操作的时钟周期应设计为多少?

1) 流水线的操作时钟周期 t应按四步操作中最长时间来考虑, 所以t=100ns

(2) 若相邻两条指令I和I+1是:ADD R1,R3和SUB R3,R5。前者完成

(R1)+(R3) → R3的操作;后者完成(R3) - (R5) → R5的操作,问是否发生数据相关?假设在硬件上不采取措施,那么第I+1条指令要推迟多少时间进行?

(3) 如果在硬件设计上加以改进,至少需推迟多少时间?

(3)如果硬件上加以改进(采取旁路技术),这样只需推迟1个操作时钟周期就能得到所

需数据,即t=100ns

解:(1) 流水线操作的时钟周期应设计为17ns。

(2) 发生数据相关。假设在硬件上不采取措施,那么第I+1条指令要推迟

两个时钟周期即34ns进行。

(3) 如果硬件设计上上加以改进,例如采取内部向前技术,则可不需推迟。

有一个具有20位地址和32位字长的存储器,由256K×8位DRAM芯片构成。

1)该存储器能存储多少个字节的信息?

2)总共需要多少DRAM芯片?需要多少位地址作芯片选择?

3)画出该存储器的组成逻辑框图。

存储器容量为64M字,字长64位,模块数m = 8,分别用顺序方式和交叉方式进行组织。存储周期T = 100ns,数据总线宽度为64位,总线周期τ= 20ns .问顺序存储器和交叉存储器的带宽各是多少?

答案:

解:信息总量:q=64位×8=512位

顺序存储器和交叉存储器读出8个字的时间分别是:

t2=mT=8×100ns=8×10-7 (s)

t1=T+ (m-1)τ =100+7×20= ×10(s)

顺序存储器带宽是:

W2= q/t2=512÷(8×10-7)=64×107(位/S)

交叉存储器带宽是:

W1=q/t1=512÷(×10-7)=213×107(位/S)

设机器字长为8位,试写出下列十进制数的原码、反码、补码和移码表示。如果是小数,则用定点小数表示;若为整数,则用定点整数表示。

(1) 25/128 (2) -38/64

答案:

解:(1)设X=(25/128)10=(11001×2-111)2=2

所以[X]

原=[X]

=[X]

=,[X]

=20+=

(2)设X=(-38/64)10=(-100110×2-110)2=(-2

所以[X]

=

[X]反=

[X]补=

[X]移=

已知二进制数X=2-101×,Y=2-011×,设阶码为4位(含1位阶符),用补码表示,尾数为8位(含1位数符),用补码表示,按浮点运算方法,求X-Y的值,结果如需要舍入处理,用0舍1入法。

答案:

解:阶和尾数都采用双符号位

[x]浮=11011,

[y]浮=11101,

[-y]浮=00011,

①对阶

[ΔE]

补=[Ex]

+[-Ey]

=11011+00011=11110

可见ΔE=-2,将M

x 右移2位,[x]

=11101, 01101(01)

②尾数进行减运算

相减

(01)

+

------------------------

(01)

③结果规格化并进行舍入处理

[x-y]浮=11101, (01) 左规[x-y]浮=11100, (1)

④溢出检查

由于两位阶符为11,不是01,因此无溢出。最终的结果为

x-y=2-100×

已知二进制数x=-,y=,用原码一位乘法求x×y的值,要求写出计算机中的运算步骤。

答案:

解:[x]

原=,[y]

=

计算过程如下:

相关文档
最新文档