东华大学数电实验-数字频率计报告
数字频率计设计报告
数字频率计设计报告电子信息学院王家华2010301430004邹仁亭2010301430003肖伟2010301430001摘要在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案，测量结果都有十分密切的关系，因此频率的测量显得更为重要。
频率测量的方式通常是对方波信号进行沿判断或电平判断，再对相应的方波脉冲进行计数从而实现频率测量，因此频率测量的精度比一般其他物理量的精度要高很多。
数字频率计是近代电子技术领域的重要工具之一，同时也是其他许多领域广泛应用的测量仪器（测量系统通过转换电路将所需测量的量转换为频率）从而通过测频率来提高精度的。
本设计的数字频率计是基于超低功耗MSP430单片机来测量信号的频率，通过计数器计数，并用十进制数显示出来，它具有精度高，测量速度快，读数直观等优点。
关键词：频率测量;数字频率计; 单片机; 计数器;显示；目录一，设计要求及功能设计方案1,设计任务要求及相关指标2,功能设计二，频率测量方案的比较选择与理论分析1，频率测量方法2，方案的比较选择与理论分析3，方案的选择确定三，系统总设计方案及总体框图四，单元模块电路与程序设计1，稳压源模块2，放大整形模块3，数据测量计数模块4，程序设计模块五，测试结果分析1，稳压模块测试2，放大整形电路测试3，频率精度测试六，实验过程遇到的问题及解决方法1，电压不匹配2，161计数器计数不准确3，自动换挡模块效果不够理想4，不能满足小信号输入时的要求一，设计要求及功能设计方案1,设计要求1.1基本要求（1）频率测量测量范围信号：方波，正弦波；幅度：0.5~5V；频率：1Hz~1MHz；测量误差差≤10-3;（2）周期测量测量范围信号：方波，正弦波；幅度：0.5~5V；频率：1Hz~1MHz；测量误差差≤10-3；（3）十进制数字显示测量结果。
1.2 发挥部分（1）频率测量测量范围信号：方波，正弦波；幅度：0.5~5V；频率：1Hz~1MHz；测量误差差≤10-5（2）周期测量测量范围信号：方波，正弦波；幅度：0.5~5V；频率：1Hz~1MHz；测量误差≤10-5；（3）自行设计并制作满足本设计任务要求的稳压电源。
数字频率计课程设计报告
《数字频率计》技术报告一、问题的提出在传统的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。
频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速地跟踪捕捉到被测信号频率的变化。
而频率计则能够快速准确的捕捉到被测信号频率的变化。
在传统的生产制造企业中，频率计被广泛的应用在生产测试中。
频率计能够快速的捕捉到晶体振荡器输出频率的变化，用户通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。
在计量实验室中，频率计被用来对各种电子测量设备的本地振荡器进行校准。
在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进行校准，还可以被用来对无线电台的跳频信号和频率调制信号进行分析。
数字频率计是一种用数字显示的频率测量仪表，它不仅可以测量正弦信号、方波信号和尖脉冲信号的频率，而且还能对其他多种物理量的变化频率进行测量，诸如机械振动次数，物体转动速度，明暗变化的闪光次数，单位时间里经过传送带的产品数量等等，这些物理量的变化情况可以由有关传感器先转变成周期变化的信号，然后用数字频率计测量单位时间内变化次数，再用数码显示出来。
二、解决技术问题及指标要求1、技术指标被测信号：正弦波、方波或其他连续信号；采样时间：1秒（0.1秒、10秒）；显示时间：1秒（2秒、3秒．．．．．．）；LED显示；灵敏度：100mV；测量误差：±1Hz。
数字频率计是一种专门对被测信号频率进行测量的电子测量仪器。
其最基本的工作原理为：当被测信号在特定时间段T内的周期个数为N时，则被测信号的频率f=N/T。
一般T=1s，所以应要求定时器尽量输出为1s的稳定脉冲。
2、设计要求可靠性：系统准确可靠。
稳定性：灵敏度不受环境影响。
经济性：成本低。
重复性：尽量减少电路的调试点。
低功耗：功率小，持续时间长。
三、方案可行性分析（方案结构框图）率，而且还可以测量它们的周期。
经过改装，可以测量脉冲宽度，做成数字式脉宽测量仪；可以测量电容做成数字式电容测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。
数字频率计课程设计实习报告
数字频率计设计报告书一、设计要求设计一个4位十进制数字式频率计，最大测量范围为10MHz。
量程分10kHz、100kHz、1MHz和10MHz四档(最大读数分别为9．999kHz、99．99kHz、999.9kHz、9999.kHz).量程自动转换规则如下：(1)当读数大于9999时，频率计处于超量程状态，此时显示器发出溢出指示，下一次测量时，量程自动增大一档，小数点位置随量程变更自动移位。
(2)可用手动方式使量程在每次测量开始时处于最低档。
显示方式如下：(3)采用记忆显示方式，即计数过程中不显示数据，待计数过程结束以后，显示计数结果，将此显示结果保持到下一次计数结束。
显示时间应不小于1s。
(4)送入信号应是符合CMOS电路要求的脉冲波，对于小信号模拟信号应有放大整形电路。
二、方案设计<1>整体思路所谓频率就是周期性信号在单位时间 (1s)内变化的次数。
若在一定时间间隔 T内测得周期性信号的重复变化次数为 N ,则频率可表示为 f =N /T (Hz)。
被测信号fx经放大整形电路变成计数电路所要求的脉冲信号,其频率与被测信号fx的频率相同。
基准电路提供标准时间基准信号clk,其高电平持续时间 t 1 = 1 s,当 1 s信号来到时 ,闸门电路开通 ,被测脉冲信号通过闸门电路,成为计数电路的计数脉冲 CP,计数电路开始计数,直到 ls信号结束时闸门电路关闭 ,停止计数。
若在闸门时间 1 s内计数电路计得的脉冲个数为 N ,则被测信号频率 f =NHz。
控制电路的作用有两个:一是产生锁存脉冲 CLK,使显示电路上的数字稳定;二是产生清“0”脉冲,使计数电路每次测量从零开始计数。
<2>时钟信号的选择设计电路中时钟信号采用12M有源晶振产生，下面是12M有源晶振引脚图：<3>整形电路的选择整形电路中可以用运算放大器LM311组成电压选择器实现，以下是关于此芯片的资料：引脚功能：GROUND/GND 接地INPUT + 正向输入端INPUT - 反向输入端OUTPUT 输出端BALANCE 平衡BALANCE/STROBE 平衡/选通V+ 电源正V- 电源负NC 空脚LM311引脚图由于LM311过于复杂且此次设计要求精度不高，整形电路可以改为如下电路：这样产生稳定3.3V为幅值的信号送入EPM570中，对芯片起到保护作用。
数字频率计实验报告
考虑到测量方便，将数字频率计划分为四档：10～99Hz 、100～999Hz 、1000～9999Hz 、10000～99999Hz 。
这样可以保证每一档三位有效数字，而且第三位有效数字误差在±2以内时即可达到精度要求。
三个输入信号：待测信号、标准时钟脉冲信号和复位脉冲信号。
设计细化要求：频率计能根据数字频率计设计计双0102 雷昊 2001011830786一、课程设计内容及要求本次课程设计要求设计并用FPGA 实现一个数字频率计，具体设计要求如下：测量频率范围： 10Hz ～100KHz 精度： ΔF / F ≤ ±2 %系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED 发光二极管编程语言：Verilog HDL / VHDL二、系统总体设计输入待测信号频率自动选择量程，并在超过最大量程时显示过量程，当复位脉冲到来时，系统复位，重新开始计数显示频率。
基于上述要求，可以将系统基本划分为四个模块，分别为分频、计数、锁存和控制，并可以确定基本的连接和反馈，如上图所示。
三、系统及模块设计与说明如左图所示为数字频率计测量频率的原理图。
已知给定标准时钟脉冲高电平时间，将此0T 高电平信号作为计数器闸门电平，通过计数器得到时间内待测脉冲的个数N ，则有。
由图示可以看出，一个闸门电平时间内0T 0T Nf计数的最大误差为N ±1，为保证误差要求取N ≥100。
经计算，四档的闸门电平时间分0T 别为10s 、1s 、0.1s 和0.01s 。
仅对计数器计数值N 进行简单的移位即可得到结果。
产生闸门电平的工作由分频器完成。
分频器采用计数分频的方法，产生计数闸门电平和一系列控制脉冲，并接受计数器和控制器的反馈。
控制器主要用来判断计数器计数是否有效，从而控制档位转换，锁存器打开、关闭和设定值。
计数器在分频器和控制器的作用下对输入待测信号计数，并把计数值输出，在计数溢出时向控制器和分频器发送溢出脉冲。
数字频率计实验报告
的工作由分频器完成。
分频器采用计数分频的方法，产生计数闸门电平和一系列控制脉冲，并接受计数器和控制器的反馈。
控制器主要用来判断计数器计数是否有效，从而控制档位转换，锁存器打开、关闭和设定值。
计数器在分频器和控制器的作用下对输入待测信号计数，并把计数值输出，在计数溢出时向控制器和分频器发送溢出脉冲。
锁存器用来储存有效计数值，以稳定输出。
四、系统及模块具体实现与说明系统总体结构图见附图1，下面对每一个模块的具体功能、引脚分配和Verilog HDL语言编程实现进行详细说明。
在分模块介绍之前先说明两个重要的寄存器状态STAT[1..0]和LATCH_STAT[1..0]。
STAT[1..0]用来保存当前档位信息，STA T[1..0]等于0则为第一档，等于1则为第二档，依此类推，共可标记四档，它位于控制模块中，也是输出，这样其他模块可以通过访问它得到当前档位信息，而控制模块可以修改它从而调整档位（注：在系统总图中由于所有与STAT[1..0]相连的线路均为对应顺序连接，故没有才用MAX+plus II中默认的总线连接，而是采用单根线）。
LATCH_STAT[1..0]用来保存锁存器状态信息，LATCH_STA T[1..0]＝0时，锁存器在CLK作用下打开关闭。
LATCH_STAT[1..0]＝1时，锁存器强制置零，CLK无效。
LATCH_STA T[1..0]＝2时，锁存器强制置1FFFF，CLK无效。
它也在控制器中，这样可以通过对其改变数值达到控制锁存器锁存、复位和显示过量程的功能。
计数器COUNTER计数器设计图见附图1右上部分，由四个十进制计数器级联。
四个输入端口：时钟脉冲CLK、使能端EN、清零端CLRN、档位状态端STAT[1..0]。
五个输出端口：四个四位十进制BCD码输出OUT1[3..0]～OUT4[3..0]、过量程溢出OF。
功能表见下：表格1十进制计数器功能表进制计数器用V erilogHDL语言编程实现。
频率计——电子电路实验报告
电子电路实验报告学院（系）电子与信息工程学院专业电子信息工程（中意）学生姓名秦翰学号11523032013 年8 月2日一、数字频率计的原理频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号。
因此数字频率计实际是一个脉冲计数器，即在单位时间里所统计的脉冲个数，所以我们课题研究的主要内容放在计数脉冲电路。
实际应用中测量频率和周期的方法一般可分为无源测频法、有源测频法及计数器法等方法。
计数器法，又分为直接测频法和间接测频法。
（1）直接测频法，即在一定闸门时间内测量被测信号的脉冲个数。
用一标准闸门信号（闸门宽度为T c ）对被测信号的重复周期进行计数，计数结果为N x 时，其待测频率为时间T c 为标准闸门宽度（s ），N x 为计数器计出的脉冲个数（重复周期数），测量的精度主要取决于计数N x 的误差。
其特点在于：测量方法简单；待测信号频率越高，精度越高；测量时间越长，误差越小；但当待测信号频率较低时，误差较大。
（2）间接测频法，如周期测频法。
此法是在待测信号的一个周期T x 内，记录标准频率信号变化次数N 0。
这种方法测出的频率是x F =0N /x T （公式2-2） 此法的特点是低频检测时精度高，但高频检测时误差很大。
为了提高T 法高频测量时的精度可通过A 分频使待测信号的周期扩大A 倍。
数字频率计作为数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。
随着复杂可编程逻辑器件的广泛应用，以EDA 工具作为开发手段，运用VHDL 语言。
将使整个系统大大简化。
提高整体的性能和可靠性。
1.电路的组成及工作原理(1) 电路的组成数字频率计一般都由振荡器、分频器、三级CMOS 反相器、控制器、计数译码器、LED 显示器这几部分组成。
首先晶振信号由振荡器的振荡电路产生一个标准频率信号，经分频器分频得到2Hz 的控制脉冲。
东华大学数字电路课程设计 数字频率计
数字电路课程设计第一章设计指标……………………………………....……...…….... P2 设计指标……………………………………………………………....第二章系统概述………………………………………...…..…...…....P3 设计思想…………………………………………………………..可行性论证…………………………………………….…...…...各功能的组成………………………………………………………总体工作过程………………………………………………………第三章单元电路设计与分析………………………………...…...…...P4 各单元电路的选择………………………………………………设计及工作原理分析………………………………………………第四章电路的组构与调试…………………………………..…...…... P7 遇到的主要问题…………………………………………………..现象记录及原因分析…………………………………………….解决措施及效果…………………………………………………功能的测试方法、步骤、设备、记录的数据……………………第五章结束语………………………………………………………...P11 对设计题目的结论性意见及进一步改进的意向说明…………..总结设计的收获与体会………………………………………….附图(电路图、电路总图) ………………………………………………P12第一章设计指标在生产实践和科学实验中，经常需要测量信号的频率。
数字频率计就是用数字方式测量和显示被测信号频率的仪器。
实用的数字频率可以测量多种不同的周期波形。
设计要求要求设计一个测量TTL方波信号频率的数字系统。
用按键选择测量信号频率。
测量值采用四个LED七段数码管显示，并以发光二极管指示测量对象：测量的单位HZ khz。
频率测量范围有四档量程。
（1）测量结果显示4位有效数字，测量结果显示四位有效数字。
测量精度为万分之一。
（2）频率测量范围：~，分四档。
数字频率计实验报告
电工电子课程设计——数字频率计学生姓名陈卓学号1302060413专业通信工程班级0605指导教师宋学瑞目录第一章技术指标…………………………………………………………第二章整体方案设计…………………………………………………第三章单元电路设计…………………………………………………第四章测试与调整……………………………………………………第五章设计小结………………………………………………………第一章技术指标一.整体功能要求频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。
其扩展功能可以测量信号的周期。
二.系统结构要求数字频率计的整体结构要求如图所示。
图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期，若测量频率则自动分档。
数字频率计整体方案结构方框图三、电气指标被测信号波形：正弦波和矩形波。
输入信号电压：0.5~5V测量范围：0～9999Hz和1～100kHz脉冲周期测量范围：100μS~1S具有超量程声、光报警功能显示4位有效数字测量误差小于5%可供选择的元器件见附录第二章整体方案设计现代测量技术及仪器以数字化和智能化为主要发展方向。
数字式时频测量仪器很符合这样的方向。
频率量是几乎不经转换就能得到的数字量，在数字频率计中，被测信号是以脉冲信号方法来传递、控制和计数的，易于做成智能化设备。
数字频率计的基本工作原理是以适当的逻辑电路，使电子计数器在预定的标准时间内累计待测输入信号的脉冲个数，实现频率测量。
频率就是指周期性信号在单位时间内重复出现的次数。
若在一定的时间间隔T内计得这个周期性信号的重复次数N，则其频率可表达为：f=N/T由于计数器可以严格按照上式所表达的频率的定义进行测量，对于上式来说，要测量某个周期现象的频率，就必须解决计数和时间标准问题。
测量方案应至少包括两个部分，即计数部分和时基选择部分。
数字频率计的原理框图如下所示：图A、数字频率计测频原理数字频率计的原理框图如图A所示，从中可以看出测量过程。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录第一章技术指标1.1整体功能要求1.2系统结构要求1.3电气指标第二章设计原理分析2.1 测频方法分析2.2 低频信号的周期测量方法2.3 整体设计过程第三章单元电路设计3.1 测频采样定时信号及测周时基信号产生3.2计数，锁存和显示3.3控制信号产生3.4 信号选择及量切换控制3.5自校调试信号产生3.6整体电路图第四章测试与调整4.1测频采样电路的调测4.2计数，锁存和显示电路的调测4.3控制信号电路的调测4.4 信号选择及量切换电路的调测4.5测试方法步骤、记录的数据4.6整体电路图第五章设计小结参考文献第一章技术指标1.整体功能要求要求设计一个测量TTL方波信号频率或周期的数字系统。
用按键选择测量信号频率或周期。
测量值采用4个LED七段数码管显示，并以发光二极管指示测量对象：频率（周期）以及测量值的单位：Hz(s)、KHz(ms)。
频率和周期的测量范围都有4档量程。
2.系统结构要求数字频率计的整体结构要求如图所示。
图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期，若测量频率则进一步选择档位。
3.电气指标3.1被测信号波形：矩形波。
3.2 测量频率范围：0.1Hz~999.9KHz,分4档：第一档：100.1Hz~999.9Hz第二档：1.000kHz~9.999kHz第三档：10.00kHz~99.99kHz第四档：100.0kHz~999.9kHz3.3 测量周期范围：0.1ｕs~999.9ms第一档：1.000ms~9.999ms第二档：10.00ms~99.99ms第三档：100.0ms~999.9m第四档：1.000s~9.999s3.4 测量结果显示4位有效数字，测量精度为万分之一。
3.5 量程切换可以采用两个按键手动切换或由电路控制自动切换。
3.6 设计一个周期性方波电路输出频率/周期计调试所需的信号。
输出信号的频率范围与测量范围相同，分为四个量程。
在设置4个按键在每档范围内选择4位有效数字的9~16个固定频率，最高位数值必须分布为1~9，信号占空比可以任意。
3.7误差时基误差—定时时间不准造成的误差，与被测信号频率及数值有效位无关，为恒定值计数误差—由于输入信号与标准定时信号不同步，可能产生1个脉冲的误差测量有效位越多，计数误差越小%1001X⨯∆≈∆Sf f %100X⨯≈∆Xsf f f B A 量程范围允许误差 采样时间（S ）小数点位置 单位 0 0 100.1Hz ~ 999.9Hz 0.1 10(0.1Hz) 第三位 Hz 0 1 1.000kHz~9.999kH z 1 1(1Hz)第一位kHz 1 0 10.00kHz~99.99kH 10 0．1(10Hz) 第二位 kHz 1 1 100.0kHz~999.9kH 1000．01(100Hz) 第三位kHz表3-6-1 频率测量控制参数表第二章 设计原理分析1测频方法分析频率测量值：SXX T N f ≈，测量相对误差： X X X X X 1N N N f f ≤∆≈∆测量精度取决于标准时间T S 的精度及N X 的有效数位，N X 越小，测量误差较大。
B A 量程范围允许误差时基信号周期（uS ） 小数点位置单位 0 0 1.000mS~9.999mS 1 1（1MHz ） 第一位 mS 0 1 10.00mS~99.99mS 1010（100KHz ） 第二位 mS 1 0 100.0mS~999.9mS 100 100（10KHz ） 第三位 mS 1 11.000S~9.999S 10001000（1KHz ） 第一位S表3-6-2 周期测量控制参数表2低频信号的周期测量方法测量精度取决于时基信号的周期精度以及测量计数值NC的有效数位。
3整体设计过程1、先做“测量计数器—锁存器—译码显示”。
计数器CP用1Hz 时钟，清零CR无效，锁存LD一直有效，下载看个位→十位→百位→千位的每一级十进制加计数器进位是否对？（1）可以先输入两位十进制计数电路，输入计数脉冲，观察计数器状态能否正确进位。
仿真正确后完成四位十进制测量计数器。
（2）再加入锁存器，用8位锁存器74373（148页）。
（3）调用DIV8分频模块和4位动态扫描显示模块，下载看结果。
2、加上“单稳态电路”，仿真清零CR、锁存LD。
调试信号（计数器CP）改为1KHz，采样定时信号（时基）选1S，下载看是否稳定显示1000？3、加入量程选择，用2个按键控制，看切换量程，1000Hz显示是否对？4、加入小数点、单位控制。
用组合电路实现。
下载后观察能否在测量频率时切换量程显示000.0Hz、1.000kHz、01.00kHz、001.0kHz，对应的单位指示灯是否显示正确。
二、加上测周期。
增加一个按键选择测频或测周，增加一个对应的发光二极管三、加上自校调试信号。
可简化为每档有9个信号。
第三章单元电路设计3.1测频采样定时信号及测周时基信号产生采样8级分频器产生1us~10s共10路分频器倍率为10的时钟信号，其中1us~1ms4路信号满足表3-6-2所示的时基信号要求作为测周技术（时基）脉冲，而10ms~10s4路信号满足表3-6-1所示的采样时间要求作为测评采样定时（时基）信号。
3.2计数，锁存和显示为了显示译码方便，测量计数器采用十进制加计数器级联，输出的4组BCD码可采用两个8位锁存器74373保存。
寄存器的的数据控制信号为其时钟输入clk，当时钟脉冲为上升沿时输出数据被刷新为当前的输入数据，否则输出保持不变。
锁存器的数据控制信号为门控使能gate（g），当gate为高电平时输出与当前输入相同，否则输出保持不变。
锁存器保持的数据经七段译码后直接显示。
3.3控制信号产生采样定时信号触发数字单稳态产生计数值锁存信号LD和测量计数器清零信号CR。
3.4信号选择及量程切换控制两成选择键控制数据选择器4选择不同频率的时基信号作为测周时的计数脉冲；控制数据选择器5选择不同周期的时基信号作为测频采样定时。
数据选择器2选择测量计数器的计数脉冲源，数据选择器3选择测量计数器的采样定时信号源，分别根据测频或测周的要求控制。
小数点显示及测量单位指示按表3-6-1和表3-6-2的控制要求有量程选择信号通过组合电路实现。
5自校调试信号产生测量仪表为了自校或调试方便，一般具有信号输出功能。
信号范围应该覆盖设计要求的测量范围。
输出信号可以采用计数器对系统基准时钟分频产生。
可控分频电路原理框图第四章测试与调整4.1测频采样电路的调测采用8级分频器产生1us~10s共10路分频倍率为10的时钟信号列举其中两个节点的分频波形出现的问题由于刚开始不熟悉软件，而且电路连线分布没有层次，导致生成的元件模块结点分布没有规律，重新连线编号后解决问题。
4.2计数，锁存和显示电路的调测采样定时、显示锁存、计数器清零的控制时序波形图采样定时周期结束，启动锁存信号有效，锁存信号结束启动清零信号有效，所以实际采样时间为：清零信号结束到下一个锁存信号启动的这段时间。
当锁存和清零信号的高电平窄脉冲远小于被测信号周期时，在整个采样周期里忽略不计。
所以锁存和清零信号的高电平脉冲越窄越好。
调用DIV8分频模块和4位动态扫描显示模块，下载看结果。
出现的问题动态扫描显示结果与理论结果颠倒过来，显示为1000，2000…0100，1100…0001。
经过分析检查，是由于高低位弄反所致，改变7490的连线方式结果显示出奇怪的结果，屏幕上一直显示00 00，两个00之间出现空位。
重新改变7seg的【a…g】模块的显示位置，得到正确结果。
4.3控制信号电路的调测单稳态触发电路出现的波形出现的问题单稳态电路波形显示错误，波形出不来。
刚开始时忘记把单稳态电路文件设置为顶层文件，改正后清零信号波形依旧有错。
后经过检查，单稳态电路连接出错，少连接了一个非门。
重新连线后得到正确波形。
4.4 信号选择及量切换电路的调测由于这方面没有做成元件模块，直接连在了最后一个电路总图里面，导致最后的调试出了很多问题。
刚开始信号选择没有出现问题，但是量程选择是错误的，而且小数点的位置又有问题。
由于小数点的控制盒量程切换键关联，所以我先检查了量程切换键的电路，后量程切换键得到改正，之后对小数点位置的编程文本作了修改，使问题得到解决。
加入调试信号调试，显示结果有错，之后采用排除法逐步检查单个电路模块，检查出可控分频器与外电路的连接有误，逐步调试后找出问题。
再整个电路的设计过程中，也遇到一些由于软件不熟导致的错误，例如顶层文件的设置，新建工程时忘记添加之前做好的模块，文件命名混淆等等。
4.5测试方法步骤、记录的数据分配I/O端口引脚，然后编译下载，调节记录频率/周期测量仪显示的频率值或周期值。
输入、输出信号：1、按键：SW1，SW2按键切换四档量程；SW3按键切换量程；SW3，SW4，SW5，SW6 按键切换调试信号。
2、4个LED七段数码管，显示测量结果3、发光二极管：①②表示单位指示Hz或KHz（S或mS），也可以用一个发光二极管；③表示测频率还是测周期；记录的数据：1KHz分频 SW1=0；SW2=0；SW3=1；10KHz分频SW1=0；SW2=1；SW3=1；1MHz分频SW1=1；SW2=1；SW3=1；测周期10Hz 分频SW1=1；SW2=0；SW3=0；4.6整体电路图第五章设计小结通过两周的课程设计，基本完成了课程设计要求。
第一次做数电课程设计，由于数电课程所学的知识掌握不够牢，加上一些淡忘，拿到题目时，茫然不知如何下手，后来慢慢复习回忆起以前的数电知识，通过老师的讲解和同学之间的讨论，开始沿着老师所给PPT上的设计步骤一步一步连接电路模块。
虽然在设计过程中遇到很多问题，也出现过一整天也不能解决一个错误的情况，产生了抵触和焦躁情绪，最后也一步步做完，这是一个很有趣的过程。
这次课程设计给我们提供了一个应用自己所学知识的机会，从到图书馆查找资料到对电路的设计对电路的调试再到最后电路的成型，都对我所学的知识进行了检验。
在设计的过程中发现了以前学的数字电路的知识掌握的不牢。
同时在设计的过程中，遇到了一些以前没有见到过的元件，但是通过查找资料来学习这些元件的功能和使用，通过自学找资料完成要求，心中很有成就感。
这次数电课程设计不仅仅让我们学到了一些动手设计知识，更让我们知道了数电领域的博大精深，也意识到自己的不足，今后还有很长的学习道路，慢慢发现自己的不足，一步步提高自己的能力才是最重要的。
参考文献基于FPGA的数字电路系统设计西安电子科技大学出版社数字电路及系统设计高等教育出版社。