杭州电子科技大学计算机组成原理期末样卷(A)
电子科技大学期末数字电子技术考试题a卷-参考答案
电子科技大学二零零九至二零一零学年第 二 学期期 末 考试数字逻辑设计及应用 课程考试题 A 卷（120分钟）考试形式：闭卷 考试日期2010年7月12日课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末 60 分一、To fill your answers in the blanks （1’×25）1. If [X]10= - 110, then [X]two's-complement =[ ]2,[X]one's-complement =[ ]2. (Assumed the number system is 8-bit long) 2. Performing the following number system conversions: A. [10101100]2=[ 0 ]2421B. [1625]10=[01001 ]excess-3C. [ 1010011 ]GRAY =[10011000 ]8421BCD3. If ∑=C B A F ,,)6,3,2,1(, then F D ∑=C B A ,,( 1，4，5，6 )=C B A ,,∏(0，2，3，7 ).4. If the parameters of 74LS-series are defined as follows: V OL max = 0.5 V , V OH min = 2.7 V , V IL max = 0.8 V , V IH min = 2.0 V , then the low-state DC noise margin is 0.3V ,the high-state DC noise margin is 0.7V .5. Assigning 0 to Low and 1 to High is called positive logic. A CMOS XOR gate in positive logic is called XNOR gate in negative logic.6. A sequential circuit whose output depends on the state alone is called a Moore machine.7. To design a "001010" serial sequence generator by shift registers, the shift register should need 4 bit as least.8. If we use the simplest state assignment method for 130 sates, then we need at least8state variables.9. One state transition equation is Q*=JQ'+K'Q. If we use D flip-flop to complete the equation, the D input terminal of D flip-flop should be have the function D= JQ'+K'Q.10.Which state in Fig. 1 is ambiguous D11.A CMOS circuit is shown as Fig. 2, its logic function z= A’B’+ABFig. 1 Fig. 212.If number [A]two's-complement =01101010 and [B]one's-complement =1001, calculate [A-B]two's-complement and indicate whether or not overflow occurs.(Assumed the number system is 8-bit long)[A-B]two's-complement = 01110000, overflow no13. If a RAM’s capacity is 16K words × 8 bits, the address inputs should be 14bits; We need 8chips of 8K ⨯8 bits RAM to form a 16 K ⨯ 32 bits ROM..14. Which is the XOR gate of the following circuit A .15.There are 2n－n invalid states in an n-bit ring counter state diagram.16.An unused CMOS NOR input should be tied to logic Low level or 0 .17.The function of a DAC is translating the Digital inputs to the same value of analogoutputs.二、Complete the following truth table of taking a vote by A,B,C, when more than two of A,B,C approve a resolution, the resolution is passed; at the same time, the resolution can’t go through if A don’t agree.For A,B,C, assume 1 is indicated approval, 0 is indicated opposition. For the F,A B C F三、The circuit to the below realizes a combinational function F of four variables. Fill in the Karnaugh map of the logic function F realized by the multiplexer-based circuit. (6’)四、(A) Minimize the logic function expressionF = A·B + AC’ +B’·C+BC’+B’D+BD’+ADE(H+G) （5’）F = A·B + AC’ +B’·C+BC’+B’D+BD’ = A·(B ’C )’ +B’·C+BC’+B’D+BD’= A +B’·C+BC’+B’D+BD’+C ’D (或= A +B’·C+BC’+B’D+BD’+CD ’)= A +B’·C+BD’+C ’D (或= A + BC’+B’D +CD ’)(B) To find the minimum sum of product for F and use NAND-NAND gates to realize it （6’）),,,(Z Y X W F Π(1,3,4,6,9,11,12,14)------3分 F= X ’Z ’+XZ -----2分 =( X ’Z ’+XZ)’’=(( X ’Z ’)’(XZ)’)’ ------1分五、Realize the logic function using one chip of 74LS139 and two NAND gates.（8’）∑=)6,2(),,(C B A F ∑=)3,2,0(),,(E D C GF(A,B,C)=C’∑(1,3) ---- 3分 G(C,D,E)=C’∑(0,2,3) ----3分-六、Design a self-correcting modulo-6 counter with D flip-flops. Write out the excitation equations and output equation. Q2Q1Q0 denote the present states, Q2*Q1*Q0* denote the next states, Z denote the output. The state transition/output table is as following.（10’）Q2Q1Q0Q2*Q1*Q0*Z000 100 0100 110 0110 111 0111 011 0011 001 0001 000 1激励方程式：D2=Q0’（2分，错-2分）D1=Q2 （2分，错-2分）D0=Q1 （2分，错-2分）修改自启动：D2=Q0 +Q2Q1’（1分，错-1分）D1=Q2+Q1Q0’（1分，错-1分）D0=Q1+Q2Q0 （1分，错-1分）输出方程式：Z=Q1’Q0 （1分，错-1分）得分七、Construct a minimal state/output table for a moore sequential machine, that will detect the input sequences: x=101. If x=101 is detected, then Z=1.The input sequences DO NOT overlap one another. The states are denoted with S0~S3.（10’）For example:X：0 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 ……Z：0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 ……state/output table八、Please write out the state/output table and the transition/output table and theexcitation/output table of this state machine.（states Q2 Q1=00~11, use the state name A~D ）（10’）Transition/output table State/output table Excitation/output table（4分） （3分） （3分）评分标准：转移/输出表正确，得4分；每错一处扣0.5分，扣完4分为止；由转移/输出表得到状态/输出表正确，得3分；每错一处扣0.5分，扣完3分为止；激励/输出表正确，得3分；每错一处扣0.5分，扣完3分为止。
杭州电子科技大学计算机组成原理习题答案
1．1 概述数字计算机的发展经过了哪几个代？各代的基本特征是什么？略。
1．2 你学习计算机知识后，准备做哪方面的应用？略。
1．3 试举一个你所熟悉的计算机应用例子。
略。
1．4 计算机通常有哪些分类方法？你比较了解的有哪些类型的计算机？略。
1．5 计算机硬件系统的主要指标有哪些？答：机器字长、存储容量、运算速度、可配置外设等。
答：计算机硬件系统的主要指标有：机器字长、存储容量、运算速度等。
1．6 什么是机器字长？它对计算机性能有哪些影响？答：指CPU一次能处理的数据位数。
它影响着计算机的运算速度，硬件成本、指令系统功能，数据处理精度等。
1．7 什么是存储容量？什么是主存？什么是辅存？答：存储容量指的是存储器可以存放数据的数量（如字节数）。
它包括主存容量和辅存容量。
主存指的是CPU能够通过地址线直接访问的存储器。
如内存等。
辅存指的是CPU不能直接访问，必须通过I/O接口和地址变换等方法才能访问的存储器，如硬盘，u盘等。
1．8 根据下列题目的描述，找出最匹配的词或短语，每个词或短语只能使用一次（1）为个人使用而设计的计算机，通常有图形显示器、键盘和鼠标。
（2）计算机中的核心部件，它执行程序中的指令。
它具有加法、测试和控制其他部件的功能。
（3）计算机的一个组成部分，运行态的程序和相关数据置于其中。
（4）处理器中根据程序的指令指示运算器、存储器和I/O设备做什么的部件。
（5）嵌入在其他设备中的计算机，运行设计好的应用程序实现相应功能。
（6）在一个芯片中集成几十万到上百万个晶体管的工艺。
（7）管理计算机中的资源以便程序在其中运行的程序。
（8）将高级语言翻译成机器语言的程序。
（9）将指令从助记符号的形式翻译成二进制码的程序。
（10）计算机硬件与其底层软件的特定连接纽带。
供选择的词或短语：1、汇编器2、嵌入式系统3、中央处理器（CPU）4、编译器5、操作系统6、控制器7、机器指令8、台式机或个人计算机9、主存储器10、VLSI答：（1）8，（2）3，（3）9，（4）6，（5）2，（6）10，（7）5，（8）4，（9）1，（10）7计算机系统有哪些部分组成？硬件由哪些构成？答：计算机系统硬件系统和软件系统组成。
1254《计算机组成原理A》电大期末试题及其答案
《计算机组成原理A》期末综合练习题一、选择题1．长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为（ C ）。
C、后者可表示的数的范围大且精度高C2．程序计数器PC的位数取决于______，指令寄存器IR的位数取决于______。
（ B ）B、存储器的容量，指令字长C3．CPU输出数据的速度远远高于打印机的打印速度，为解决这一矛盾，可采用（ C ）。
A、并行技术B、通信技术C、缓冲技术D、虚存技术C4．CPU通过指令访问Cache所用的程序地址叫做（ A ）。
A、逻辑地址B、物理地址C、虚拟地址D、真实地址C5．长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为(b)。
B、前者可表示的数的范围大但精低C6．从资源利用率和性能价格比考虑，指令流水线方案_______，多指令周期方案_______，单指令周期方案_______。
A．最好B．次之C．最不可取D．都差不多答案：A、B、CD1．定点数补码加法具有两个特点：一是符号位与数值位一起参与运算；二是相加后最高位上的进位（ B ）。
A、与数值位分别进行运算B、与数值位一起参与运算C、要舍去D、表示溢出D2．堆栈寻址的原则是（ B ）。
A、随意进出B、后进先出C、先进先出D、后进后出H1．汇编语言要经过（ C ）的翻译才能在计算机中执行。
A、编译程序B、数据库管理程序C、汇编程序D、文字处理程序H2．汇编语言要经过（C）的翻译才能在计算机中执行。
A．编译程序B．数据库管理程序C．汇编程序D．文字处理程序J1、计算机系统的输入输出接口是（B ）之间的交接界面。
A、CPU与寄存器B、主机和外围设备C、存储器与外围设备D、CPU与系统总线J2．计算机硬件能直接识别和运行的只能是(a)程序。
A、机器语言B、汇编语言C、高级语言D、VHDLJ3．机器数___B__中，零的表示形式是唯一的。
计算机组成原理期末考试及答案
计算机组成原理期末考试及答案A卷基础知识(50分)1、名词解释(10分)机器字长SRAMEPROM指令系统微指令2、选择题(10分)1)设字长32位，使⽤IEEE格式，则阶码采⽤______表⽰。
A.补码B. 原码C. 移码D. 反码2) 四⽚74181ALU和⼀⽚74182CLA器件相配合，具有如下进位传递功能______。
A.形波进位B. 组内先⾏进位，组间先⾏进位C.组内先⾏进位，组间⾏波进位D. 组内形波进位，组间先⾏进位3) 某SARM芯⽚，其存储容量为64K×16位，该芯⽚的地址线数⽬和数据线数⽬分别是___。
A. 16, 16 B .16, 64, C. 64, 8 D. 64, 164)单地址指令中为了完成两个数的算术运算，除地址码指明的⼀个操作数外，另⼀个数常需采⽤______。
A. 堆栈寻址⽅式B. ⽴即寻址⽅式C. 隐含寻址⽅式D. 间接寻址⽅式微5)程序控制器中，机器指令与微指令的关系是______。
A.每⼀条机器指令由⼀条微指令来执⾏B.⼀段机器指令组成的程序可由⼀条微指令执⾏C.⼀条微指令由若⼲条机器指令组成D. 每⼀条机器指令由⼀段⽤微指令编成的微程序来解释执⾏3、填空题(10分)1）存储___①___并按__②____顺序执⾏，这是冯?诺依曼型计算机的⼯作原理。
2)相联存储器是按③访问的存储器。
3) 主存与cache的地址映射有__④___、⑤、⑥三种⽅式。
4)通常指令编码的第⼀个字段是⑦。
5) 异步通信⽅式可分为⑧、⑨、⑩三种类型。
4、问答题(20分)1)在计算机中，为什么要采⽤多级结构的存储器系统2)简述CPU的功能.3)试⽐较⽔平型微指令与垂直型微指令。
4)简述总线集中控制的优先权仲裁⽅式。
⼆、综合应⽤(50分)1、已知X=-0.1101,Y=0.1011,试⽤补码⼀位乘法计算X×Y (15分)2、指令格式如下所⽰。
OP为操作码字段，试分析指令格式特点。
2022年杭州电子科技大学计算机科学与技术专业《操作系统》科目期末试卷A(有答案)
2022年杭州电子科技大学计算机科学与技术专业《操作系统》科目期末试卷A（有答案）一、选择题1、若文件f1的硬链接为f2，两个进程分别打开fl和f2，获得对应的文件描述符为fd1和fd2，则下列叙述中，止确的是（）I.fl和f2的读写指针位置保持相同II.fl和f2共享同个内存索引节点III.fdl 和fd2分别指向各自的用户打开文件表中的一项，A.仅IIB. 仅II、IIIC.仪I、IID. I、II和II2、无结构文件的含义是（）A.变长记录的文件B.索引文件C.流式文件D.索引顺序文件3、某系统有n台互斥使用的同类设备，3个并发进程分别需要3，4，5台设备，可确保系统不发生死锁的设备数n最小为（）。
A.9B.10C.11D.124、若系统中有n个进程，则在阻塞队列中进程的个数最多为（）？Α. n B.n-1 C.n-2 D.15、下列选项中，满足短任务优先且不会发生“饥饿”现象的调度算法是（）。
A.先来先服务B.高响应比优先C.时间片轮转D.非抢占式短任务优先6、（）存储管理方式能使存储碎片尽可能少，而且使内存利用率较高。
A.固定分区B.可变分区。
C.分页管理D.段页式管理7、系统为某进程分配了4个页框，该进程已访问的页号序列为2，0，2，9，3，4，2，8，2，4，8，4，5，若进程要访问的下页的页号为7，依据LRU算法，应淘汰页的页号是（）A.2B.3C.4D.88、一个多道批处理系统中仅有P1，和P2两个作业，P2比P1晚5ms到达。
它们的计算和I/O操作顺序如下：P1：计算60ms，I/O 80ms，计算20msP2：计算120ms，I/O 40ms，计算40ms。
若不考虑调度和切换时间，则完成两个作业需要的时间最少是（）。
A.240msB.260msC.340msD.360ms9、设计实时操作系统时，首先应该考虑系统的（）。
A.可靠性和灵活性B.实时性和可靠性C.分配性和可靠性D.灵活性和实时性10、在采用SPOOLing技术的系统中，用户暂时未能打印的数据首先会被送到（）存储起来。
杭州电子科技大学2010组成原理试卷
杭州电子科技大学学生考试（ A ）卷交卷时请将试题纸与答卷纸分开交。
一、判断题：（对的打“√”，错的打“×”，每题1分，共10分）1.时序逻辑电路的输出不仅与当时的输入状态有关，而且还与前一时刻的状态有关。
2.十进制数整数－1的八位二进制反码表示为11111111。
3.8位二进制补码数11100000等于十进制数－96。
4.程序只有被存入主存储器中，才可以被CPU解释、执行。
5.串行进位加法器比并行进位加法器的速度快。
6.微程序控制器的执行速度较硬布线控制器的速度慢，而且内部结构较规整，易扩充修改7.一般根据PC从主存中所取出的是指令，而根据指令中地址码字段从主存中所取出的是数据。
8.主存是用来存放机器指令和数据的，控存则是用来存放微程序的。
9.奇校验码能检查出奇数位出错，偶校验码能检验出偶数位出错。
10．IR是用来存放指令和数据的寄存器。
二. 单选题（20分）1．数的机器码表示中，（）的零的表示形式不是唯一的。
A. 原码和反码B. 反码和补码C. 补码D. 移码2．在定点二进制运算器中，减法运算一般通过来实现。
A. 原码运算的二进制减法器B. 补码运算的二进制减法器C. 原码运算的十进制加法器D. 补码运算的二进制加法器3. 在CPU中用于给主存送地址的寄存器是（）。
A．地址寄存器AR B.程序计数器PC C. 指令寄存器IR D. 状态寄存器PSW4. 微程序控制器中，每一条机器指令通常需（）。
A. 一条微指令来解释执行B. 一段微指令编写的微程序来解释执行C. 一条毫微指令来直接解释执行D. 一段毫微指令编写的毫微程序来直接解释执行5．一个指令周期通常由（）组成。
A．若干个机器周期 B. 若干个时钟周期C．若干个工作脉冲 D. 若干个节拍6. 请从下面原码一位除法（不恢复余数法）的描述中选出描述错误的句子。
（）A．符号位单独处理，绝对值参加除法运算；B．每次用余数减去｜Y｜，若结果的符号位为0，则够减，上商1，余数左移一位，然后通过减去；C．对N位的数相乘，要求N次部分积，并且最后一次不执行右移操作；D．根据乘数最低位判别计算部分积时是否加被乘数后右移。
计算机组成原理期末试卷及答案(1-6套)
本科生期末试卷一一．选择题(每小题1分，共10分)1．计算机系统中的存贮器系统是指______。
A RAM存贮器B ROM存贮器C 主存贮器D cache、主存贮器和外存贮器2．某机字长32位，其中1位符号位，31位表示尾数。
若用定点小数表示，则最大正小数为______。
A +（1 – 2-32）B +（1 – 2-31）C 2-32D 2-313．算术/ 逻辑运算单元74181ALU可完成______。
A 16种算术运算功能B 16种逻辑运算功能C 16种算术运算功能和16种逻辑运算功能D 4位乘法运算和除法运算功能4．存储单元是指______。
A 存放一个二进制信息位的存贮元B 存放一个机器字的所有存贮元集合C 存放一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合；5．相联存贮器是按______进行寻址的存贮器。
A 地址方式B 堆栈方式C 容指定方式D 地址方式与堆栈方式6．变址寻址方式中，操作数的有效地址等于______。
A 基值寄存器容加上形式地址（位移量）B 堆栈指示器容加上形式地址（位移量）C 变址寄存器容加上形式地址（位移量）D 程序记数器容加上形式地址（位移量）7．以下叙述中正确描述的句子是：______。
A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作8．计算机使用总线结构的主要优点是便于实现积木化，同时______。
A 减少了信息传输量B 提高了信息传输的速度C 减少了信息传输线的条数D 加重了CPU的工作量9．带有处理器的设备一般称为______设备。
A 智能化B 交互式C 远程通信D 过程控制10.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区。
杭州电子科技大学计算机组成原理期末样卷(A)
组成样卷A卷杭州电子科技大学学生考试卷（A）卷一．单项选择题（20分，每题1分）1．完整的计算机系统应包括（）A．运算器、存储器、控制器B．外设和主机C．主机和实用程序D．配套的硬件设备和软件系统2．计算机中CPU可以直接访问的程序和数据存放在（）中。
A．硬盘B．光盘C．主存D．运算器E．控制器3．在机器数（）中，零的表示形式是唯一的。
A．原码B．补码C．补码和移码D．原码和反码4．在定点二进制运算中，减法运算一般通过（）来实现。
A．原码运算的二进制减法器B．补码运算的二进制减法器C．补码运算的十进制加法器D．补码运算的二进制加法器5．带有1位奇偶校验位的校验码能检测出（）位错误。
A．1 B．2 C．奇数D．偶数6．下列校验码中，正确的奇校验码是（）。
A．11011011 B．11010010 C．10000001 D．110110017．在浮点数编码表示中（）在机器数中不出现，是隐含的。
A．基数B．符号C．尾数D．阶码8．下面哪一种不是冯•诺依曼体系结构的基本特点：（）。
A．采用二进制表示数据B．采用存储程序的方式C．硬件系统由五大部件组成D．机器以存储器为中心交换数据9．8位的定点小数的补码所能表示的数据范围是（）。
A．[-（1-2-8），1-2-8] B．[-1，1-2-7]C．[-1，1-2-8] D．[-（1-2-7），1-2-7] 10．存储周期是指（）。
A．从存储器读写操作开始到读写操作完成为止的时间B．存储器的存取时间C．存储器的写入时间D．存储器进行连续读和写操作所允许的最短时间间隔11．下面有关交叉存储器的说法中，（）是错误的。
A．交叉存储器实质上是一种模块式存储器，它能并行执行多个独立的读写操作。
B．交叉存储器的每个模块的体选信号通常是由地址总线的高位经过译码产生的。
C．交叉存储器的每个模块都有自己的MAR和MDR。
D．交叉存储器的每个模块的地址是不连续的，相邻地址的单元位于相邻的模块。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
组成样卷A卷
杭州电子科技大学学生考试卷（A）卷
一．单项选择题（20分，每题1分）
1．完整的计算机系统应包括（）
A．运算器、存储器、控制器
B．外设和主机
C．主机和实用程序
D．配套的硬件设备和软件系统
2．计算机中CPU可以直接访问的程序和数据存放在（）中。
A．硬盘B．光盘C．主存D．运算器E．控制器3．在机器数（）中，零的表示形式是唯一的。
A．原码B．补码C．补码和移码D．原码和反码4．在定点二进制运算中，减法运算一般通过（）来实现。
A．原码运算的二进制减法器B．补码运算的二进制减法器
C．补码运算的十进制加法器D．补码运算的二进制加法器5．带有1位奇偶校验位的校验码能检测出（）位错误。
A．1 B．2 C．奇数D．偶数
6．下列校验码中，正确的奇校验码是（）。
A．11011011 B．11010010 C．10000001 D．11011001
7．在浮点数编码表示中（）在机器数中不出现，是隐含的。
A．基数B．符号C．尾数D．阶码8．下面哪一种不是冯•诺依曼体系结构的基本特点：（）。
A．采用二进制表示数据B．采用存储程序的方式
C．硬件系统由五大部件组成D．机器以存储器为中心交换数据9．8位的定点小数的补码所能表示的数据范围是（）。
A．[-（1-2-8），1-2-8] B．[-1，1-2-7]
C．[-1，1-2-8] D．[-（1-2-7），1-2-7] 10．存储周期是指（）。
A．从存储器读写操作开始到读写操作完成为止的时间
B．存储器的存取时间
C．存储器的写入时间
D．存储器进行连续读和写操作所允许的最短时间间隔
11．下面有关交叉存储器的说法中，（）是错误的。
A．交叉存储器实质上是一种模块式存储器，它能并行执行多个独立的读写操作。
B．交叉存储器的每个模块的体选信号通常是由地址总线的高位经过译码产生的。
C．交叉存储器的每个模块都有自己的MAR和MDR。
D．交叉存储器的每个模块的地址是不连续的，相邻地址的单元位于相邻的模块。
12．存储系统采用Cache-主存-辅存的三级层次结构，其目的主要是（）。
A．提高存储器的访问速度
B．扩大存储器的容量
C．便于存储器管理
D．解决存储器容量、速度、价格之间的矛盾
13．下面哪一种存储器是非易失性的、随机存取的存储器：（）。
A．EEPROM B．DRAM C．SRAM D．磁盘
14．在计算机系统中，（）是软件和硬件的交界面。
它既是软件设计者的依据，也是硬件设计者的目标。
A．CPU B．指令系统C．操作系统D．体系结构
15．74LS181 ALU，具有功能，其片内进位链结构为。
（）
A．8种算术运算和8种逻辑运算，并行进位
B．8种算术运算和8种逻辑运算，串行进位
C．16种算术运算和16种逻辑运算，并行进位
D．16种算术运算和16种逻辑运算，串行进位
16．下面有关Cache的说法哪一个是不正确的：（）。
A．设置Cache的目的，是解决CPU和主存之间的速度匹配问题。
B．设置Cache的理论基础，是程序访问的局部性原理。
C．Cache与主存统一编址，Cache的地址空间属于主存的一部分。
D．Cache的功能均由硬件实现，对程序员是透明的。
17．微程序控制器中，机器指令与微指令的关系是（）。
A．每一条机器指令由一条微指令来执行
B．每一条机器指令由一段微指令编写的微程序来解释执行
C．每一条机器指令组成的程序可由一条微指令来执行
D．一条微指令由若干条机器指令组成
18．一个指令周期通常由（）组成。
A．若干个机器周期 &nbs, p; B. 若干个时钟周期
C．若干个工作脉冲 D. 若干个节拍
19．下面有关CPU的叙述中，哪一个是正确的：（）。
A．RISC的特点包括：CPU寄存器数量多，采用流水线技术，指令长度固定，访问主存只有取数/存数指令和主要用硬布线控制逻辑等。
B．硬布线逻辑控制器为每条指令按时间顺序提供相应的控制信号，而且比微程序控制器的执行速度快，内部结构较规整，易扩充修改。
C．微指令格式中的控制字段，只能够选用直接控制法、字段直接编码法、字段间接编码法之中的一种。
D．微指令格式中的下址字段，与指令格式中的地址字段一样，指出了操作数的地址信息。
20．下面有关存储器的叙述中，哪一个是正确的：______。
A.SRAM是非易失性存储器，而DRAM是易失性存储器。
B.虚拟存储器是指主存-辅存一级，它由软件来实现对存储系统的统一调度和管理。
C.多体交叉存储器主要解决扩充容量问题。
D.相联存储器是按内容访问的存储器，一般应用于快速查询的场合。
二．填空题（15分，每空1分）
1．控制器中有若干个专用寄存器，寄存器用来存放指令，用来指出指令地址。
微程序控制器中微程序存放于。
2．半导体RAM通常分为SRAM和DRAM，主要区别在于：前者是用来存储信息的，而后者是用来存储信息的，前者与后者相比，速度快，价格高。
3．从取出一条指令并执行完这条指令的时间，称为指令周期。
指令系统是指。
4．在微程序控制器中，指令译码器的作用是。
5．控制器由专用寄存器、指令译码器、、构成，控制器的功能是、、、处理特殊请求和异常情况。
6．微指令的格式可以分为微指令和微指令，前者并行处理能力强，但微指令字长。
三．计算题（18分）
1．（18分）设浮点数的格式为：阶码5位，包含一位符号位，尾数5位，包含一位符号位，阶码和
则按上述浮点数的格式：
①（2分）若数Z的浮点数的16进制形式为1ABH，求Z的十进制的真值。
②（4分）若（X）10 =15/32，（Y）10= -1.25，则求X和Y的规格化浮点数表示形式。
③（5分）求[X+Y]浮（要求用补码计算，列出计算步骤）。
④（7分）求[X*Y]浮（要求阶码用补码计算，尾数用补码BOOTH算法计算，列出计算过程和算式）。
四．综合设计题（47分）
1．（20分）某机字长8 位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平
为写信号，高电平为读信号）。
试问：
（1）（2分）若该机主存采用16K×1位的DRAM芯片（内部为128×128阵列）构成最大主存空间，则共需个芯片。
若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周
期为ms。
（2）（4分）若为该机配备2K×8位的Cache，每字块4字节，采用4路组相联映象，则主存地址中字段块内地址位，字段Cache组地址位，字段高位标记位。
若主存地址
为1234H，则该地址映象到的Cache的第组。
（3）（4分）若CPU执行一段时间时，Cache完成存取的次数为2400次，主存完成的存取次数为100次，已知cache的存储周期为20ns，主存的存储周期为100ns。
则Cache/主存系统的平
均访问时间为ns，Cache/主存系统的效率为。
（4）（10分）若用若干个8K×4位的SRAM芯片形成24K×8位的RAM存储区域，起始地址为2000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号
控制端；试写出RAM的地址范围，并画出SRAM与CPU的连接图（请标明SRAM芯片个
数、译码器的输入输出线、地址线、数据线、控制线及其连接）。
2．（27
注意：除了HALT指令为单字指令外，其他指令均为双字指令；其中，SR为源寄存器号，DR为
目的寄存器号，指令第二字为地址、数据或偏移量。
模型机结构如图1：
（1）（9
若（PC）＝20H，变址寄存器（SI）＝10H，则此时启动程序执行，问执行了几条指令程序停止？
写出每条指令的助记符、寻址方式、EA、操作数和执行结果。
（2）（6分）该微程序控制器有28种微操作命令，采用直接控制法，有4个转移控制状态，采用译码形式编码，微指令格式中的下址字段8位，微指令格式如下，则操作控制字段和判别测试字
（3）（6分）模型机的某条指令的微程序流程图如图2所示，写出该条指令的功能、寻址方式、指令第二字的含义。
（4）（6分）写出上述SUB DR,[SI+ADDR]指令的微程序流程图。
图1 模型机结构
图2 微程序流程图。