第三章组合逻辑电路

合集下载

第三章组合逻辑电路

Ci Ai Bi ( Ai Bi ) Ci -1
特点
应用举例 8421 BCD 码 → 余 3 码
优点：速度快缺点：电路比较复杂
集成芯片
CMOS：CC4008 TTL：74283 74LS283
C3 超前进位电路
A3 B3
A2 B2 A1 B1 A0 B0 C0-1 逻辑结构示意图
Σ CI
加法器比较器数据选择器和分配器 2. 按开关元件不同：
3. 按集成度不同：
编码器译码器只读存储器
CMOS SSI MSI TTL LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法
一、分析步骤
逻辑图
逻辑表达式
化简
真值表
说明功能
二、分析举例 [例] 分析图中所示电路的逻辑功能 A 0 0 0 0 1 1 1
4.化简或变换：根据所用元器件的情况将函数式进行化简或变换。
5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器一、半加器和全加器
1. 半加器（Half Adder）
两个 1 位二进制数相加（不考虑低位进位）。 Ai+Bi = Si (和) Ci (进位)
真值表
Ai 0 0 1 1
比较输入
B = B3B2B1B0
输
A0 B0
真值表
出
A3 B3 A2 B2 A1 B1 L G M
4位数值比较器
A3 B3 A2 B2 A1 B1 A0 B0
A> B A= B A = = = = < = = =

第3章组合逻辑电路习题解答

第3章组合逻辑电路习题解答复习思考题3-1组合逻辑电路的特点？从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。

任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。

3-2什么是半加？什么是全加？区别是什么？若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。

两个同位的加数和来自低位的进位三者相加，称为全加。

半加是两个1位二进制数相加，全加是三个1位二进制数相加。

3-3编码器与译码器的工作特点？编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。

译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。

3-4用中规模组合电路实现组合逻辑函数是应注意什么问题？中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。

3-5什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。

门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。

消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。

习题3-1试分析图3.55所示各组合逻辑电路的逻辑功能。

解：(a)图(1)由逻辑图逐级写出表达式：Y(AB)(CD)(2)化简与变换：令Y1ABY2CD则YY1Y2(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。

(b)图(1)由逻辑图逐级写出表达式：BA(2)化简与变换：Y=1由此可见，无论输入是什么状态，输出均为1 3-2试分析图3.56所示各组合逻辑电路的逻辑功能，写出函数表达式。

电路第03章组合电路的分析与设计

0 0 0 1 1 ＝0 0 0 1 1 • 0 1 1 1 1
10 0 0 1
10 0 1 1 11 0 0 1
F
F1 A
F2 BC
F F1 F2 A BC
AB AC
注: 为使阻塞圈所代表的积项中各变量不再具有非的形式，阻塞圈也应该围绕1重心来圈。
版权：孙文生
版权：孙文生
2. 用阻塞逻辑设计三级与非电路
解: 将函数填入卡诺图
AB CD
00
01
11
10
00 1 1
01 1 1 1 1
11
1
10 1
11
采用阻塞法化简逻辑函数
F 1 ACD BC AD BC AC CD
ACD BC AD BC AC CD
版权：孙文生
用阻塞逻辑设计三级与非电路
版权：孙文生
【应求】
例: 输入只有原变量，用最少的三级与非门实现下列函数 F(A, B,C, D) M (3,6,7,8,12,15)
1
01 1 1
1
11
11
10
11
F
(2) 求最简与或式，并变换
F A C AC AB A C AC AB A C AC AB
(3) 画出逻辑图
版权：孙文生
版权：孙文生
3.3.2 逻辑函数的两级门实现
2. 两级或非门电路的实现
求出函数的最简或与式; 对函数两次取反，再运用反演率，变成或非-或非式；
版权：孙文生
当需要用原变量标注时，在化简时应围绕1重心来圈。
版权：孙文生
积项的阻塞逻辑
阻塞逻辑:
乘积项可以用被扣除的最小项的反乘之，使积项受其控制，其逻辑关系保持不变。

数字电子技术第三章组合逻辑电路

2021/6/10
23
3.2.2 二进制编码器
由于每次操作只有一个输入信号，即输入IR、IY、IG 具有互斥性，根据表3.5，将输出变量取值为1对应的输入变量相加，可得输出Y1、Y0与输入IR、IY、IG之间的逻辑关系表达式如下。
Y0 = IR + IG Y1 = IY + IG
对Y1、Y0两次取非，得
5. 断开开关S1、S2，观察发光二极管的发光情况，记录观察到的结果。
2021/6/10
39
3.3.1 任务描述
图3.18所示是开关S1闭合、S2断开时，观察到的现象。
2021/6/10
图3.18 闭合S1、断开S2时观察到的现象
40
3.3.2 二进制译码器
1. 译码器的基本功能二进制译码真值表如表3.11所示。
2021/6/10
27
3.2.2 二进制编码器
表中的“×”号表示：有优先级高的输入信号输入时，优先级低的输入信号有输入还是无输入，不影响编码器的输出。
2021/6/10
28
3.2.2 二进制编码器
3. 集成8线-3线优先编码器集成8线-3线优先编码器74LS148、74LS348的引脚排列完全相同，如图3.12（a）所示。
第四步，判断逻辑电路的逻辑功能。其方法是：根据
真值表进行推理判断。在实际应用中，当逻辑电路很复杂
时，一般难以用简明扼要的文字来归纳其逻辑功能，这时
就用真值表来描述其逻辑功能。
2021/6/10
7
3.1.2 组合逻辑电路的分析
2. 分析举例【例3.1】试分析图3.1所示电路的逻辑功能。
解：画出图3.1所示电路的逻辑图如图3.4所示。

电子技术数字电路第3章组合逻辑电路

是F，多数赞成时是“1”，否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成二进制代码。
n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现

第3章-组合逻辑电路

一、二进制译码器（最小项译码器）输入：一组二进制代码输出：一组与输入代码一一对应的高、低电平信号。
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示。编码器的逻辑功能：把输入的每一个高、低电平信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节第二节第三节概述组合逻辑电路的分析和设计方法若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)

数字电子电路技术第三章 SSI组合逻辑电路的分析与设计课件

表3-1 例3-1真值表
第四步：确定电路的逻辑功能。
由真值表可知，三个变
量输入Ａ，Ｂ，Ｃ，只有两
个及两个以上变量取值为1 时，输出才为1。可见电路可实现多数表决逻辑功能。
ＡＢＣ F ００００００１００１０００１１１１０００１０１１
１１０１
21.10.2020
h
11
2. 组合逻辑电路设计方法举例。
例3-3 一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。
解：(1)分析设计要求，设输入输出变量并逻辑赋值；
用方法和应用举例。
21.10.2020
h
4
３.1 SSI组合逻辑电路的分析和设计
小规模集成电路是指每片在十个门以下的集成芯片。
3.1.1 组合逻辑电路的分析方法
所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。
1. 分析的主要步骤如下： (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能。
21.10.2020
h
18
对M个信号编码时，应如何确定位数N？
N位二进制代码可以表示多少个信号？
例：对101键盘编码时，采用几位二进制代码？编码原则：N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2N ≥M来确定位数N。
例：对101键盘编码时，采用了7位二进制代码 ASCⅡ码。27＝128＞101。
０１１１
１０００
１０１１
１１０１
１１１１ 21.10.2020

电子教案--数字电子技术-第三章组合逻辑电路-XXXX-1

L ABC ABC ABC ABC m1 m2 m4 m7 m1 m2 m4 m7
F ABC ABC ABC m3 m5 m6 m3 m5 m6 G ABC ABC ABC ABC m0 m2 m4 m6 m0 m2 m4 m6
G
F
=m3+m5+m6+m7
= m3 m5 m6 m7 用一片74138加一个与非门
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 74138
G1 G2AG2B A2 A1 A0
就可实现该逻辑函数。
1 00 AB C
中北大学电子信息工程系
第三章组合逻辑电路
例3.4.2.2 某组合逻辑电路的真值表如表 4.2.4所示，试用译码器和门电路设计该逻辑电路。解：写出各输出的最小项表达式，再转换成与非—与非形式:
1．七段数字显示器原理
COM
g f ab
a fgb
e
c
d DP
COM
e d c DP
中北大学电子信息工程系
COM
a b c d e f g DP
第三章组合逻辑电路
a b c d e f g DP
COM
按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。
2．七段显示译码器7448 七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器。
S4 S5 S6 S7 S8 S9
中北大学电子信息工程系
解：（1）列出真值表：
第三章组合逻辑电路
（2）由真值表写出各输出的逻辑表达式为：
A S8 S9 S8S9
B S4 S5 S6 S7 S4S5S6S7 中北大学电子信息工程系

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

S
2-4译码器74LS139的内部线路
（3-21）
74LS139的功能表
S
1 0 0 0 0
A1 X 0 0 1 1
A0 X 0 1 0 1
Y0
Y1
Y2
Y3
1 0 1 1 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
―–‖表示低电平有效。
（3-22）
74LS139管脚图
U cc
2S
2A0 2A1 2Y0 2Y1 2Y 2
14 Ucc
f
g
a
b
c
d
74LS49
1
B
C
BI
D
A
e GND
消隐控制端
（3-33）
74LS49的功能表（简表）输入 DCBA BI 1 0 ag 输出显示
8421码
XXXX
译码
0000000
显示字型
消隐
完整的功能表请参考教材P258。
（3-34）
74LS49与七段显示器件的连接：
a b c d e f g +5V
若把AB分别看成一位二进数 C’ 半加器
A B
（3-8）
半加器:
只考虑了本位的两个数二进制数相加, 而没有考虑低位的进位。例：74LS586 全加器:
不只是本位的两个数二进制数相加,
来自低位的进位也一起相加。
011011 ＋ 000101 全加 1 0 0 0 0 0
半加
（3-9）
一位二进制全加器
C’ =AB
A B A A B B
A B A A B B AB AB （）（）
（3-7）
F AB AB
真值表
异或门
A =1 &
A
0 0 1 1
B
0 1 0 1
F C’ 0 0 1 0 1 0 0 1
F C’
B
F AB
特点：输入相同为“0‖；输入不同为“1‖。
逻辑图 A
&
逻辑符号 AB A=B AB
A
B
B
（3-38）
二、多位数值比较器
比较原则： 1. 先从高位比起,高位大的数值一定大。 2. 若高位相等，则再比较低位数，最终结果由低位的比较结果决定。请根据这个原则设计一下：每位的比较应包括几个输入、输出？
（3-39）
（3-31）
化简逻辑函数 BA D C 00 00 1 01 11 0 01 0 1
a _1 01 1 0 1 0 1 1 1 11 1 1 10 1 0
10
1
1

a D BA CA C A
b C B BA A
….
（3-32）
显示译码器： (集成电路)
74LS49的管脚图
除与现时输入有关外还与电路原来的状态有关
（3-3）
研究组合电路无非是两方面的问题: 1.已知电路图,要求分析清楚它的逻辑功能 2. 已知对逻辑功能的要求,要求设计一个电路来实现它。
（3-4）
分析步骤大致如下：
由给定的逻辑图写出逻辑关系表达式
用逻辑代数或卡诺图对逻辑函数进行化简。
列出输入输出状态的真值表表并得出结论。
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
（ 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
A1
B1
A0 B0
(A=B)L (A<B)L (A>B)L AB)L AB （A>B）L A=B 74LS85 （A=B）L （A<B）L AB （A>B）L A=B 74LS85 （A=B）L （A<B）L A<B
二进制编码器的作用：将一系列信号状态编制成二进制代码。
n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。
例3－1: BCD（8421〕编码器
（3-15）
8421编码器真值表
输入 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 F3 0 0 0 0 0 0 0 0 1 1 F2 0 0 0 0 1 1 1 1 0 0 F1 0 0 1 1 0 0 1 1 0 0 F0 0 1 0 1 0 1 0 1 0 1
F3 I8 I9 I8 I9 F2 I4I5I6I7 F1 I 2I 3I6I7 F0 I1I 3I5I7I9
8421编码器的逻辑函数
（3-16）
5V & F3 F2 F1 F0
&
& & 0 1
2
3
4 5
6
8 7 9 8421编码器电路
（3-17）
例4：与非门组成三位二进制编码器
F AB BC CA
AB BC CA AB BC CA
A B C
& &
&
&
F
（3-29）
例2：七段显示译码器
在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。二---十进制编码显示译码器 a 显示器件：常用的是七段显示器件。
0 1 0
0 0
A6 A5 A4 B6 B5 B4
A3 A2 A1 A0 B3 B2 B1 B0
?
（3-43）
例：设计三个四位数的比较器，可以对A、B、C进行比较，能判断： (1) 三个数是否相等。 (2) 若不相等，A数是最大还是最小。比较原则：
先将A与B比较，然后A与C比较，若A=B A=C，则A=B=C；若A>B A>C，则A最大；若 A<B A<C，则A最小。
1
1an
1bn 1cn-11cn 1sn GND
（3-12）
例2：选通电路。
A M =1 B 0 1 1
& 2
& 4
& 3 1
F
1
被封锁
（3-13）
被封锁封门 A M =0 0 1 1
& 3
& 2
1
& 4
F
B
选通电路
特点： M=1时选通A路信号； M=0时选通B路信号。
开门
（3-14）
例3：编码器
2Y 3
2S
2A0 2A1 2Y0 2Y1 2Y 2 2Y 3
1S
1A0 1A1 1Y0 1Y1 1Y2 1Y3
1S
1A0 1A1 1Y0 1Y1 1Y2 1Y3 GND
一片139种含两个2-4译码器
（3-23）
应用：利用线译码器分时将采样数据送入计算机。
总线
三态门
EA
三态门
EB
三态门
EC
三态门
ED
A
B
Y0
Y1 Y 2
2-4线译码器
C
Y3
D
A0 A1
S
（3-24）
工作原理：（以A0A1=00为例）
总线
脱离总线数据
三态门
EA
三态门
EB
三态门
EC
三态门
ED
A
0
B
Y0
Y1 Y 2
2-4线译码器
全为1 C
Y3
D
A0 A1
S
0 0
（3-25）
§3.2 组合逻辑电路设计举例
例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。 1. 首先指明逻辑符号取“0‖、 “1‖的含义。三个按键A、B、C按下时为 “1‖，不按时为“0‖。输出是F，多数赞成时是“1‖，否则是“0‖。 2. 根据题意列出逻辑状态表。逻辑状态表
Ai Bi =1
S’
=1 Ci-1
Si
& &
1 Ci
（3-10）
S1 A1 B1
S2 A2 B2 C1 全加器
S3 A3 B3 C2 全加器 C3
C0
全加器
三位二进制全加器
（3-11）
全加器SN74LS183的管脚图 14 Ucc 2an 2bn
2cn-1
2cn
2sn
SN74H83
a b c d e f g
74LS49是集电极开路，必须接上拉电阻
BI Q3 Q2 Q1 Q0 +5V
（3-35）
例3：数字比较器
比较器的分类：（1）仅比较两个数是否相等。
（2）除比较两个数是否相等外，还要比较两个数的大小。
第一类的逻辑功能较简单，下面重点介绍第二类比较器。
（3-36）
一、一位数值比较器
A、B两个多位数的比较：
（A>B）i （A=B）i （A<B）i 比较结果向高位输出（A>B）i-1 （A=B）i-1 （A<B）i-1
Ai
Bi
低位的比较结果

第三章 组合逻辑电路