数字电路答案大全

合集下载

(完整版)数字电路试题及参考答案

(完整版)数字电路试题及参考答案

《数字电路》试卷及答案一、【单项选择题】(本大题共20小题,每小题2分,共40分)在每小题列出的四个选项中只有一个选项是符合题目要求的,请将正确选项前的字母填在答题卷相应题号处。

1、对于钟控RS触发器,若要求其输出“0”状态不变,则输入的RS信号应为( A )。

[A] RS=X0 [B] RS=0X [C] RS=X1 [D] RS=1X2、以下各电路中,( B )可以产生脉冲定时。

[A] 多谐振荡器[B] 单稳态触发器[C] 施密特触发器[D] 石英晶体多谐振荡器3、下列逻辑电路中为时序逻辑电路的是( C )。

[A] 变量译码器[B] 加法器[C] 数码寄存器[D] 数据选择器4、同步时序电路和异步时序电路比较,其差异在于后者( B )。

[A] 没有触发器[B] 没有统一的时钟脉冲控制[C] 没有稳定状态[D] 输出只与内部状态有关5、当用专用输出结构的PAL设计时序逻辑电路时,必须还要具备有( A )。

[A] 触发器[B] 晶体管[C] MOS管[D] 电容6、能将输出端直接相接完成线与的电路有( C )。

[A] TTL与门[B] 或门[C] 三态门[D] 三极管非门7、TTL与非门的多余脚悬空等效于( A )。

[A] 1 [B] 0 [C] Vcc [D] Vee8、以下哪一条不是消除竟争冒险的措施( B )。

[A] 接入滤波电路[B] 利用触发器[C] 加入选通脉冲[D] 修改逻辑设计9、主从触发器的触发方式是( D )。

[A] CP=1 [B] CP上升沿[C] CP下降沿[D] 分两次处理10、组合型PLA是由( A )构成。

[A] 与门阵列和或门阵列[B] 一个计数器[C] 一个或阵列[D] 一个寄存器11、下列四个数中,最大的数是( B )。

[A] (AF)16[B] (001010000010)8421BCD[C] (10100000)2[D] (198)1012、触发器有两个稳态,存储8位二进制信息要( B )个触发器。

数字电路试题及答案

数字电路试题及答案

数字电路试题及答案一、选择题(每题10分,共20分)1. 下列数字电路元件中,属于组合逻辑的是A. 集线器B. 隧道二极管C. 寄存器D. D触发器答案:A2. 十进制数 8 的二进制表示形式为A. 1010B. 1110C. 1000D. 1001答案:C3. 十六进制数 B 的二进制表示形式为A. 1010B. 1101C. 1111D. 1011答案:D4. 以下哪个逻辑门的输出是其他逻辑门输出的非A. 与门B. 或门C. 非门D. 异或门答案:C二、填空题(每题10分,共20分)1. 使用 2 输入 AND 门,将 A 和 B 两个开关输入,如果 A 和 B 均为高电平时,输出为________答案:高电平2. 使用 2 输入 OR 门,将 A 和 B 两个开关输入,如果 A 和 B 中有一个或两个为高电平时,输出为________答案:高电平3. 使用 2 输入 XOR 门,将 A 和 B 两个开关输入,如果 A 和 B 中只有一个为高电平时,输出为________答案:高电平4. 使用 2 输入 NAND 门时,输出为低电平的条件是________答案:A 和 B 均为高电平三、简答题(每题20分,共40分)1. 请简述组合逻辑和时序逻辑的区别。

答案:组合逻辑是指电路的输出仅由当前时刻的输入确定,与之前的输入无关。

组合逻辑电路的输出仅取决于输入信号的组合,对于相同的输入,始终保持相同的输出。

而时序逻辑是指电路的输出除了与当前输入有关外,还与之前的输入和输出有关。

时序逻辑电路的输出不仅取决于输入信号的组合,还受到电路之前状态的影响。

2. 请简述二进制和十六进制之间的转换原理。

答案:二进制是一种基于2的数制,只有两个数位 0 和 1。

而十六进制是一种基于16的数制,包含了 0 到 9 的数字和 A 到 F 的六个字母。

进行二进制到十六进制的转换时,将二进制数按照每四位分组,然后将每个四位二进制数转换为相应的十六进制数,最终得到的十六进制数就是对应的表示。

10套数字电路复习题带完整答案

10套数字电路复习题带完整答案

Made by 遇见 第一套一.选择题(18分)1.以下式子中不正确的是( ) a .1•A =A b .A +A=A c .B A B A +=+ d .1+A =12.已知B A B B A Y ++=下列结果中正确的是( )a .Y =Ab .Y =Bc .Y =A +Bd .B A Y +=3.TTL 反相器输入为低电平时其静态输入电流为( ) a .-3mA b .+5mA c .-1mA d .-7mA4.下列说法不正确的是( ) a .集电极开路的门称为OC 门b .三态门输出端有可能出现三种状态(高阻态、高电平、低电平)c .OC 门输出端直接连接可以实现正逻辑的线或运算d 利用三态门电路可实现双向传输 5.以下错误的是( )a .数字比较器可以比较数字大小b .实现两个一位二进制数相加的电路叫全加器c .实现两个一位二进制数和来自低位的进位相加的电路叫全加器d .编码器可分为普通全加器和优先编码器 6.下列描述不正确的是( )a .触发器具有两种状态,当Q=1时触发器处于1态b .时序电路必然存在状态循环c .异步时序电路的响应速度要比同步时序电路的响应速度慢d .边沿触发器具有前沿触发和后沿触发两种方式,能有效克服同步触发器的空翻现象 7.电路如下图(图中为下降沿Jk 触发器),触发器当前状态Q 3 Q 2 Q 1为“011”,请问时钟作用下,触发器下一状态为( )a .“110”b .“100”c .“010”d .“000”8、下列描述不正确的是( )a .时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。

b .寄存器只能存储小量数据,存储器可存储大量数据。

c .主从JK 触发器主触发器具有一次翻转性d .上面描述至少有一个不正确 9.下列描述不正确的是( )a .EEPROM 具有数据长期保存的功能且比EPROM 使用方便b .集成二—十进制计数器和集成二进制计数器均可方便扩展。

数字电路习题及答案

数字电路习题及答案

·数字电路与系统-习题答案1第1 章数字逻辑基础1.1 什么是数字电路?与模拟电路相比,数字电路具有哪些特点?答:处理数字信号并能完成数字运算的电路系统称为数字电路。

特点:采用二进制,结构简单易于集成;可用于数值计算和逻辑运算;抗干扰,精度高;便于长期存储和远程传输,保密性好,通用性强。

1.3 把下列二进制数转换成十进制数。

(1)(11000101)2 = (197)10(2)(0.01001)2 = (0.28125)10(3)(1010.001)2 = (10.125)101.4 把下列十进制数转换成二进制数。

(1)(12.0625)10 = (1100.0001)2(2)(127.25)10 = (1111111.01)2(3)(101)10 = (1100101)21.5 把二进制数(110101111.110)2分别转换成十进制数、八进制数和十六进制数。

答:(110101111.110)2 =(431.75)10 =(657.6)8 =(1AF.C)161.6 把八进制数(623.77)8分别转换成十进制数、十六进制数和二进制数。

答:(623.77)8 =(403.98)10 =(193.FC)16 =(110010011.111111)21.7 把十六进制数(2AC5.D)16分别转换成十进制数、八进制数和二进制数。

答:(2AC5.D)16 =(10949.81)10 =(25305.64)8 =(10101011000101.1101)21.8 把十进制数(432.13)10转换成五进制数。

答:(432.13)10 =(3212.0316)51.9 用8421BCD 码表示下列十进制数。

(1)(42.78)10 =(0100 0010.0111 1000)8421BCD(2)(103.65)10 =(0001 0000 0011.0110 0101)8421BCD(3)(9.04)10 =(1001.0000 0100)8421BCD数字电路与系统-习题答案21.10 把下列8421BCD 码表示成十进制数。

数字电路习题答案详解

数字电路习题答案详解

受5号译码器输出控制。(1)当 CD=00时, 只1号译码器译码,其他译码器不译码。
当 CD=01时, 只2号译码器译码。(3)当 CD=10时, 只3号译码器译码。当 CD=11
时, 只4号译码器译码F1。0、F20、F30、F40
的逻辑函数表达式为:
第11页,共50页。
3-7 图示电路每一方框均为2线一4线译码器组成。其输出低电平有效。要求:
3-11
G AB
Y A BC
RC
G AB AB Y A BC ABC RC
需用七个与非门。而圈0则:
G A B AB
Y AB C ABC
R C
G AB
Y ABC RC
第25页,共50页。
3-11
试用六个与非门设计一个水箱控制电路。图为水箱示意图。A、B、C是三个电极。 当电极被水浸没时, 会有信号输出。水面在A,B间为正常状态,点亮绿灯G;水面在B、C间或在A以上为异常状态,点亮黄灯Y;水 面在C以下为危险状态.点亮红灯R。
其他电路:
第16页,共50页。
第17页,共50页。
第18页,共50页。
第19页,共50页。
3-10 试用与非门设计一个逻辑选择电路。S1、S0为
选择端,A、B为数据输入端。选择电路的 功能见下表。选择电路可以有反变量输入。
第20页,共50页。
3-10 F S1 AB S0 AB S0 A B S0 AB S1S0 A B F F S1 AB S0 AB S0 A B S0 AB S1S0 A B F S1S0 AB S1S0 ( A B) S1S0 ( A B AB) S1S0 ( A B AB )
择信号;比较结果F从74151 Y 反相输出端得到。

数字电子技术课后习题答案(全部)

数字电子技术课后习题答案(全部)

第一章数制与编码1.1自测练习1.1.1、模拟量数字量1.1.2、(b)1.1.3、(c)1.1.4、(a)是数字量,(b)(c)(d)是模拟量1.2 自测练习1.2.1. 21.2.2.比特bit1.2.3.101.2.4.二进制1.2.5.十进制1.2.6.(a)1.2.7.(b)1.2.8.(c)1.2.9.(b)1.2.10.(b)1.2.11.(b)1.2.12.(a)1.2.13.(c)1.2.14.(c)1.2.15.(c)1.2.16.10010011.2.17.111.2.18.1100101.2.19.11011.2.20.8进制1.2.21.(a)1.2.22.0,1,2,3,4,5,6,71.2.23.十六进制1.2.24.0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F 1.2.25.(b)1.3自测练习1.3.1.1221.3.2.675.521.3.3.011111110.011.3.4.521.3.5.1BD.A81.3.6.1110101111.11101.3.7.38551.3.8.28.3751.3.9.100010.111.3.10.135.6251.3.11.570.11.3.12.120.51.3.13.2659.A1.4自测练习1.4.1.BCD Binary coded decimal 二—十进制码1.4.2.(a)1.4.3.(b)1.4.4.8421BCD码,4221BCD码,5421BCD1.4.5.(a)1.4.6.011001111001.10001.4.7.111111101.4.8.101010001.4.9.111111011.4.10.61.051.4.11.01011001.011101011.4.12.余3码1.4.13.XS31.4.14.XS31.4.15.1000.10111.4.16.1001100000111.4.17.521.4.18.110101.4.19.0101111.4.20.(b)1.4.21.ASCII1.4.22.(a)1.4.23.ASCII American Standard Code for Information Interchange美国信息交换标准码EBCDIC Extended Binary Coded Decimal Interchange Code 扩展二-十进制交换吗1.4.24.10010111.4.25.ASCII1.4.26.(b)1.4.27.(b)1.4.28.110111011.4.29.-1131.4.30.+231.4.31.-231.4.32.-861.5 自测练习 1.5.1 略1.5.2 11011101 1.5.3 010001011.5.4 11100110 补码形式 1.5.5 011111011.5.6 10001000 补码形式 1.5.7 11100010 补码形式习题1.1 (a )(d )是数字量,(b )(c )是模拟量,用数字表时(e )是数字量,用模拟表时(e )是模拟量 1.2 (a )7, (b )31, (c )127, (d )511, (e )40951.3 (a )22104108⨯+⨯+, (b )26108108⨯+⨯+,(c )321102105100⨯+⨯+⨯+(d )322104109105⨯+⨯+⨯+ 1.4 (a )212121⨯+⨯+, (b )4311212121⨯+⨯+⨯+, (c )64212+12+12+12+1⨯⨯⨯⨯(d )9843212+12+12+12+12⨯⨯⨯⨯⨯ 1.5 2201210327.15310210710110510--=⨯+⨯+⨯+⨯+⨯,3210-1-221011.0112+02+12+12+02+12=⨯⨯⨯⨯⨯⨯,210-18437.448+38+78+48=⨯⨯⨯⨯, 10-1-2163A.1C 316+A 16+116+C 16=⨯⨯⨯⨯1.6 (a )11110, (b )100110,(c )110010, (d )1011 1.7 (a )1001010110000, (b )10010111111.8 110102 = 2610, 1011.0112 = 11.37510, 57.6438 = 71.81835937510, 76.EB 16= 118.91796875101.9 1101010010012 = 65118 = D4916,0.100112 = 0.468 = 0.9816,1011111.011012 = 137.328 = 5F.68161.10 168 = 1410,1728 = 12210,61.538 = 49.671875, 126.748 = 86.9375101.11 2A 16 = 4210 = 1010102 = 528, B2F 16 = 286310 = 1011001011112 = 54578, D3.E 16= 211.87510 = 11010011.11102 = 323.78, 1C3.F916 = 451.9726562510 = 111000011.111110012 = 703.76281.12 (a )E, (b )2E, (c )1B3, (d )349 1.13 (a )22, (b )110, (c )1053, (d )2063 1.14 (a )4094, (b )1386, (c )49282 1.15(a )23, (b )440, (c )27771.16 198610 = 111110000102 = 00011001100001108421BCD , 67.31110 = 1000011.010012 =01100111.0011000100018421BCD , 1.183410 = 1.0010112 = 0001.00011000001101008421BCD ,0.904710 = 0.1110012 = 0000.10010000010001118421BCD1.17 1310 = 000100118421BCD = 01000110XS3 = 1011Gray, 6.2510 = 0110.001001018421BCD=1001.01011000 XS3 = 0101.01Gray,0.12510= 0000.0001001001018421BCD= 0011.010*********XS3 = 0.001 Gray1.18 101102 = 11101 Gray,0101102 = 011101 Gray1.19 110110112 = 0010000110018421BCD,45610 = 0100010101108421BCD,1748=0010011101008421BCD,2DA16 = 0111001100008421BCD,101100112421BCD = 010*********BCD, 11000011XS3 = 100100008421BCD1.20 0.0000原= 0.0000反= 0.0000补,0.1001原= 0.1001反= 0.1001补,11001原= 10110反= 10111补1.21 010100原= 010100补,101011原= 110101补,110010原= 101110补,100001原=111111补1.22 1310 = 00001101补,11010 = 01101110补,-2510 = 11100111补,-90 =10100110补1.23 01110000补= 11210,00011111补= 3110,11011001补= -3910,11001000补= -56101.24 1000011 1000001 1010101 1010100 1001001 1001111 1001110 0100001 01000001001000 1101001 1100111 1101000 0100000 1010110 1101111 1101100 1110100 1100001 1100111 11001011.25 0100010 1011000 0100000 0111101 0100000 0110010 0110101 0101111 101100101000101.26 BEN SMITH1.27 00000110 100001101.28 01110110 10001110第二章逻辑门1.1 自测练习2.1.1. (b)2.1.2. 162.1.3. 32, 62.1.4. 与2.1.5. (b)2.1.6. 162.1.7. 32, 62.1.8. 或2.1.9. 非2.1.10. 12.2 自测练习=⋅2.2.1. F A B2.2.2. (b)2.2.3. 高2.2.4. 322.2.5. 16,52.2.6. 12.2.7. 串联2.2.8. (b)2.2.9. 不相同2.2.10. 高2.2.11. 相同2.2.12. (a)2.2.13. (c)2.2.14. 奇2.3 自测练习2.3.1. OC,上拉电阻2.3.2. 0,1,高阻2.3.3. (b)2.3.4. (c)2.3.5. F A B=⋅, 高阻2.3.6. 不能2.4 自测练习1.29 TTL,CMOS1.30 Transisitor Transistor Logic1.31 Complementary Metal Oxide Semicoductor1.32 高级肖特基TTL,低功耗和高级低功耗肖特基TTL1.33 高,强,小1.34 (c)1.35 (b)1.36 (c)1.37 大1.38 强1.39 (a)1.40 (a)1.41 (b)1.42 高级肖特基TTL1.43 (c)习题2.1 与,或,与2.2 与门,或门,与门2.3 (a)F=A+B, F=AB (b)F=A+B+C, F=ABC (c)F=A+B+C+D, F=ABCD2.4 (a )0 (b )1 (c )0 (d )0 2.5 (a )0 (b )0 (c )1 (d )0 2.6 (a )1 (b )1 (c )1 (d )1 2.7 (a )4 (b )8 (c )16 (d )32 2.8 (a )3 (b )4 (c )5 (d )62.9 (a )(b ) A B C D F 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 11112.10 Y AB AC =+2.11A B C Y 0 0 0 0 0 0 1 0 011A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 11110 1 1 11 0 0 01 0 1 11 1 0 01 1 1 12.122.13F1 = A(B+C), F2=A+BCA B C F1F20 0 0 0 00 0 1 0 00 1 0 0 00 1 1 0 11 0 1 1 11 0 0 0 11 1 0 1 11 1 1 1 12.142.15 (a)0 (b)1 (c)1 (d)02.16 (a)1 (b)0 (c)0 (d)12.17 (a)0 (b)02.182.19 Y AB BC DE F=⋅⋅⋅2.20 Y AB CD EF=⋅⋅2.21 102.22 402.23 当TTL反相器的输出为3V,输出是高电平,红灯亮。

数字电路(触发器)单元测试与答案

数字电路(触发器)单元测试与答案

一、单选题1、输入高有效的基本RS锁存器在使用时要尽量避免R、S输入同时为高电平(逻辑1)的组合,否则输出()。

A.状态不确定B.全1C.全0D.0态正确答案:C解析:A、只是在高电平同时撤销后的状态无法确定,因为门电路的延迟等因素。

B、基本RS锁存器由两个输入输出交叉耦合的或非门构成,输入高有效。

或非门的特性是有1出02、双稳态电路有()个稳态,可用于存储一位二进制数码。

A.0B.1C.2D.3正确答案:C3、使用基本RS锁存器(或非门构成的)时必须遵循的约束条件是(),否则会输出非法状态。

A.R+S≠2B.R+S=0C.RS=0D.R+S=2正确答案:C4、初态为1态的R̅S基本锁存器(复位、置数信号低有效),若锁存器要输出0态,输入的R̅、S可以是()。

A.R̅=0,S̅=0B. R̅=0,S̅=1C. R̅=1,S̅=0D. R̅=1,S̅=1正确答案:B解析:B、复位低有效5、基本RS锁存器加一个同步信号CP和两个()门可以实现同步信号高有效的同步RS锁存器。

A.与非B.与C.或D.或非正确答案:B6、D触发器具有数据锁存功能,如果将输入D与Q̅端相连,也可以实现()触发器的功能。

A.RSB.TC.T'D.JK正确答案:C二、多选题1、使用基本R̅S锁存器时(与非门构成的),必须遵循的约束条件是(),否则会输出非法状态。

A.输入不可以同时有效B.输入不能同时为1C.输入不能同时为0D. R̅+S̅=1正确答案:A、C、D2、初态为0态的基本RS锁存器(或非门构成的),若锁存器要继续保持0态输出,输入R、S可以是()。

A.R=0,S=0B. R=0,S=1C. R=1,S=0D. R=1,S=1正确答案:A、C3、同步D锁存器()。

A.没有复位与置数功能B.使用时没有约束条件C.对电平敏感D.有数据锁存功能正确答案:B、C、D4、4个()加一个反相器可以构成同步信号()电平有效的同步D锁存器。

数字电路试题及答案

数字电路试题及答案

数字电路试题及答案一、选择题1. 数字电路中最基本的逻辑门是以下哪一个?A. 与非门B. 或非门C. 与门D. 异或门答案:C2. 在二进制数系统中,用三个比特(bit)可以表示多少个不同的数值?A. 4B. 6C. 8D. 10答案:C3. 下列哪个触发器具有记忆功能?A. 组合逻辑B. 时序逻辑C. D型触发器D. T型触发器答案:C4. 在数字电路中,"0" 和 "1" 分别代表什么逻辑状态?A. 低电平 / 高电平B. 高电平 / 低电平C. 接地 / 供电D. 禁用 / 启用答案:A5. 以下哪种类型的逻辑门是使用晶体管实现开关功能的?A. 模拟门B. 数字门C. 模拟数字门D. 晶体管逻辑门答案:D二、填空题1. 在数字电路中,一个______门输出的高电平可以驱动多个输入端,而不会改变输出电平。

答案:或门2. _______是数字电路设计中的一种基本方法,它将复杂的电路分解为更简单的子电路。

答案:模块化设计3. 在数字电路中,一个______触发器在时钟信号的上升沿改变状态,而______触发器在下降沿改变状态。

答案:D型;JK型4. 一个4位二进制计数器的最大输出值是______。

答案:155. 在数字电路中,______是一种用于存储数据的电路,它可以在没有时钟信号的情况下保持信息。

答案:触发器三、简答题1. 请简述数字电路与模拟电路的主要区别。

答:数字电路处理的是离散的信号,通常只有两种状态(如高电平代表“1”,低电平代表“0”),而模拟电路处理的是连续变化的信号。

数字电路的主要优点是抗干扰能力强,易于实现逻辑运算和存储功能,而模拟电路则更擅长处理连续变化的信号,如音频和视频信号。

2. 什么是组合逻辑和时序逻辑?答:组合逻辑是指其输出仅依赖于当前输入信号的逻辑电路,不包含存储元件,如与门、或门和非门等。

时序逻辑则包含存储元件(如触发器),其输出不仅依赖于当前的输入信号,还依赖于历史状态,因此具有记忆功能。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

浙江省2002年4月高等教育自学考试数字电路试题课程代码:02344一、填空题(每小题2分,共20分)1.(3AD.08)16=(_________)10=(_____)82.CMOS的最基本的逻辑单元是由_________和_________按照互补对称形式连接起来构成的。

3.按照数据写入方式特点的不同,ROM可分为掩膜ROM,_________,_________。

4.基本RS触发器的约束条件,由与非门构成的为_________,由或非门构成的为________。

5.二值逻辑中,变量的取值不表示_________,而是指______。

6.开关的开通时间t on是指开关由_________状态转换到_____状态所需的时间。

7.描述时序电路的逻辑表达式为_________、_____和驱动方程。

8.施密特触发器具有_________特性,定义为参数△U T=_________。

9.TTL反相器输入接电阻R i>2.5kΩ时,输出电压u0为_________,通常把2.5kΩ电阻称为_________。

10.用组合电路构成多位二进制数加法器有_________和_____二种类型。

二、单项选择题(在每小题的四个备选答案中,选出一个正确答案,并将正确答案的序号填在题干的括号内。

每小题2分,共20分)1.若ABCDEFGH为最小项,则它有逻辑相邻项个数为( )A. 8B. 82C. 28D. 162.半导体二极管截止时,外加电压u D为( )A. <1.4vB. <1vC. <0.7vD. <0.5v3.如果编码0100表示十进制数4,则此码不可能是( )A. 8421BCD码B. 5211BCD码C. 2421BCD码D. 余3循环码4.用或非门构成基本触发器,发生竞态现象时,RS变化为( )A. 00→11B. 01→10C. 11→00D. 10→015.构成移位寄存器不能采用的触发器为( )A. R-S型B. J-K型C. 主从型D. 同步型6.555定时器构成的单稳态触发器输出脉宽t w为( )A.1.3RCB.1.1RCC.0.7RCD.RC7.A/D转换器中,转换速度最高的为( )转换。

A. 并联比较型B. 逐次渐近型C. 双积分型D. 计数型8.TTL参数由大到小排列正确的是( )A. U OHmin、U IHmin、U ILmax、U OLmaxB. U IHmin、U OHmin、U OLmax、U ILmaxC. U OHmin、U IHmin、U OLmax、U ILmaxD. U IHmin、U OHmin、U ILmax、U OLmax9.4位集成数值比较器至少应有端口数( )个。

A. 18B. 16C. 14D. 1210.以下PLD中,与、或阵列均可编程的是( )器件。

A. PROMB. PALC. PLAD. GAL三、分析题(1、2、3题各5分,4、5、6、7题各6分,共39分)1.用公式和定理化简Y(A,B,C,D,E)=A B+BD+A D+DCE2.写出取样定理的关系式。

如果输入模拟电压u I中最高频率分量的频率即f Imax=10kHz,则取样信号u s频率的下限值应是多少?完成一次A/D转换所需时间的上限应是多少?3.分析电路,确定在给定输入电压下的输出电压,画出此电路相应的符号。

(MOS管开启电压为2v)。

4.分析ROM存贮矩阵连线图,写出输出各函数的标准表达式,指出电路逻辑功能。

5.分析电路,写出驱动方程并根据输入画出波形Q1、Q2(设Q1、Q2初态为0)。

6.给定74163的状态表,分析电路,画出状态图,指出模值。

7.用555定时器及电阻R1、R2,电容C构成一个多谐振荡器。

要求(1)画出电路连线图(555用逻辑符号表示)。

(2)设振荡脉冲周期为1ms,占空比为80%,电容为0.01μf,求电阻R1、R2的值。

四、设计题(每小题7分,共21分)1.设计组合电路,输入为一个4位二进制正整数B=B3B2B1B0,当B能被3整除时,输出Y=1,否则Y=0,要求列出真值表,并用8选1数据选择器(74LS151)实现,画出逻辑连线图(门电路可任选,B0从数据端输入)。

2.某机床共有4个电气开关(断为0,通为1),每一开关控制一个机器动作,生产某零件需8道工序,每道工序的开关通断列表如下,要求设计开关K2的组合电路,写出K2的方程,并用一块3.用边沿D触发器设计一个按自然态序进行计数的可控模值同步加法计数器,当M=0时,为二进制,当M=1时,为三进制。

要求画出状态图,列出方程,画出逻辑连线图(门电路可任选)。

浙江省2002年4月高等教育自学考试数字电路试题参考答案课程代码:02344一、填空题(每小题2分,共20分)1. 941.03125 1655.022. P沟道增强型MOS管N沟道增强型MOS管3. 可编程ROM 可擦除可编程ROM4. RS=0(或:R S+=1) RS=05. 数值状态6. 断开闭合7. 输出方程状态方程8. 滞回u T+-u T-9.低电平开门电阻10.串行进位超前进位二、单项选择题(每小题2分,共20分)1.A2.D3.B4.C5.D6.B7.A8.A9.B 10.C三、分析题(第1、2、3题各5分,第4、5、6、7题各6分,共39分)1.Y=A B+BD+AD+A D+DCE=A B+BD+D+DCE=A B+BD+D=A B+D2.关系式f s≥2f Imaxf Imax=10kHz f s最小为20KHzT最大为5×10-5S=50μS3.A=0v MOS管截止B=10vA=10v>2v MOS管导通而且工作在可变电阻区导通电阻很小B=1020+R on·R on≈0v4.F1(A,B,C)=Σ(1,2,4,7) F2(A,B,C)=Σ(3,5,6,7) 电路为一位全加器F1为S F2为C i5.J1=Q A2·D2=Q1K1=B6.按Q 3Q 2Q 1Q 0排列M=8 7.由0.8=R R R R 12122++ 则R 1=3R 2由t w1=1ms ×0.8=0.8ms=0.7(R 1+R 2)C 则R 1=84k R 2=28k四、设计题(每小题7分,共21分)B 3B 2B 1=A 2A 1A 0D 0=0 D 1=B 0 D 2=0 D 3=B 0 D 4=B 0 D 5=0 D 6=B 0 D 7=B 02. 8道工序需3位二进数A 2A 1A 0编码 K 2(A 2A 1A 0)=Σ(2,3,5,7)3.Y=M Q 0+Q 1Q n+11=D 1=MQ 0 Q 0=D 0=Q Q 10试卷A一、选择题(从每小题的四个备选答案中,选出一个正确答案,并将其号码填在括号内,每小题2分,共20分)1.将十进制数(18)10转换成八进制数是 [ ]① 20 ② 22 ③ 21 ④ 23 2. 三变量函数()BC A C B A F+=,,的最小项表示中不含下列哪项 [ ]① m2 ② m5 ③ m3 ④ m7 3.一片64k ×8存储容量的只读存储器(ROM ),有 [ ]①64条地址线和8条数据线 ②64条地址线和16条数据线 ③16条地址线和8条数据线 ④16条地址线和16条数据线4.下列关于TTL 与非门的输出电阻描述中,正确的是 [ ] ①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻5.以下各种ADC 中,转换速度最慢的是 [ ]① 并联比较型 ② 逐次逼进型 ③ 双积分型 ④ 以上各型速度相同6. 关于PAL 器件与或阵列说法正确的是 [ ]① 只有与阵列可编程 ② 都是可编程的③ 只有或阵列可编程 ④ 都是不可编程的7. 当三态门输出高阻状态时,输出电阻为 [ ]① 无穷大 ② 约100欧姆 ③ 无穷小 ④ 约10欧姆8.通常DAC 中的输出端运算放大器作用是 [ ]① 倒相 ② 放大③ 积分 ④ 求和 9. 16个触发器构成计数器,该计数器可能的最大计数模值是 [ ]① 16 ② 32 ③ 162 ④ 216 10.一个64选1的数据选择器有( )个选择控制信号输入端。

[ ]① 6 ② 16 ③ 32 ④ 64 二、填空题(把正确的内容填在题后的括号内。

每空1分,共15分。

)1.已知一个四变量的逻辑函数的标准最小项表示为()()13,11,9,8,6,4,3,2,0,,,m d c b a F ∑=,那么用最小项标准表示=*F ,以及=F ,使用最大项标准表示=F ,以及=F 。

2.具有典型实用意义的可编程逻辑器件包括 , , , 。

3.为了构成4K ×16bit 的RAM ,需要 块1K ×8bit 的RAM ,地址线的 高 位作为地址译码的输入,地址译码使用的是 译码器。

4.在AD 的量化中,最小量化单位为Δ,如果使用四舍五入法,最大量化误差为 Δ,如果使用舍去小数法,最大量化误差为 Δ。

5.如果用J-K 触发器来实现T 触发器功能,则T,J,K 三者关系为 ;如果要用J-K 触发器来实现D 触发器功能,则D,J,K 三者关系为 。

三、 简答题(每小题5分,共10分)1.用基本公式和定理证明下列等式:()ABC BC A C AB B C AB ++=+2.给出J-K 触发器的特征方程,状态转移真值表,状态转移图。

四、 分析题(25分)1.8选1数据选择器CC4512的逻辑功能如表4.1所示。

试写出图4.1所示电路输出端F 的最简与或形式的表达式。

(9分)表4.1 CC4512功能表2. 如图4.2电路由CMOS 传输门构成。

试写出输出端的逻辑表达式。

(8分)图4.23. 试分析图4.3所示时序电路。

(8分) (1) 该电路是同步的还是异步的?(2) 列出状态转移表和画出状态转移图,并说明电路的逻辑功能。

五、设计题(30分)1. 设计一个PLA 形式的全减器。

设A 为被减数,B 为减数,C 为低位借位,差为D ,向高位的借位为CO 。

完成对PLA 逻辑阵列图的编程。

(10分)图5.1 PLA 逻辑阵列图2. 试用555定时器设计一个多谐振荡器,要求输出脉冲的振荡频率为500 Hz,占空比等于60%,积分电容等于1000 pF 。

(10分) (1)画出电路连接图; (2)画出工作波形图; (3)计算R 1、R 2的取值。

3. 用中规模集成十六进制同步计数器74161设计一个13进制的计数器。

要求计数器必须包括状态0000和1111,并且利用CO 端作13进制计数器的进位输出。

相关文档
最新文档