中断系统结构
第5章-MCS-51单片机中断系统-PPT
5、2、2 MCS-51单片机得中断源
IT1=1,外中断1为下降沿触发 采样:CPU在每一个机器周期得S5P2期间 对P3、3引脚采样,若上一个机器周期检测为 高电平,紧挨着得下一个机器周期为低电平,则 使IE1置1。 IT0:外中断0触发方式控制位。
CPU主要就是通过标志寄存器、控制 寄存器、优先级寄存器对中断源进行管
5、2、2 MCS-51单片机得中断源
(1)与中断标志相关得SFR
主要有:定时器/计数器T0、T1控制寄 存器TCON
串行口控制寄存器SCON 定时器/计数器2控制寄存器T2CON(第 6章介绍) (2)中断控制寄存器:TCON、IE (3)中断优先级寄存器:IP
DMA释放总线:当一批数据传送后, DMA控制器再向CPU发出“结束总线请 求”,CPU响应请求,收回总线使用权。
DMA方式速度高、效率高,可以与CPU 并行工作。
5、1、2 中断得相关概念
1、中断得概念
CPU在正常运行得时候, 外部或者内部发生了请求 CPU迅速去处理得事件,CPU 暂时中断当前得程序,去处理 所发生得事件,处理完事件后, 再返回到原来被中断得程序 继续运行。此过程称为中断。
图5-3 定时器得控制寄存器
TCON可位寻址。复位后TCON=00H。 TF1(TCON、7):T1溢出标志位
当T1计满溢出时,由内部硬件置位; 中断响应后自动清 0。
5、2、2 MCS-51单片机得中断源
TF0:T0溢出标志位 功能同TF1。
IT1:外中断1触发方式设置位 IT1=0,外中断1为低电平触发
5、1、1 微机得输入/输出方式
单片机中断系统
单片机中断系统一、单片机中断系统的概念单片机中断系统是指在程序运行过程中，由于出现特殊情况（如外部设备的输入信号、定时器溢出等），使得单片机暂时停止当前任务的执行，转而执行相应的中断服务程序（ISR），以处理中断事件。
中断处理完毕后，再返回到中断点继续执行原来的任务。
这种特殊的中断机制，使得单片机能够同时处理多个任务，实现了实时性较高的应用程序设计。
二、单片机中断系统的结构单片机中断系统主要由以下几个部分组成：1、中断源：产生中断的外部设备或内部定时器。
2、中断请求寄存器：用于存储各个中断源的中断请求状态。
3、中断优先级寄存器：用于确定多个中断源的优先级。
4、中断服务程序（ISR）：用于处理中断事件，执行相应的操作。
5、中断返回：中断处理完毕后，返回原程序继续执行。
三、单片机中断系统的处理过程当单片机检测到某个中断源发出中断请求时，会暂停当前任务的执行，按照优先级顺序执行相应的中断服务程序（ISR）。
在ISR中，程序会读取中断源的中断请求状态，并对相应的中断源进行处理。
处理完毕后，程序会返回原程序继续执行。
如果此时还有其他的中断源发出中断请求，则根据优先级顺序再次执行相应的ISR。
四、单片机中断系统的应用单片机中断系统在实时控制、数据采集、通信等领域有着广泛的应用。
例如，在工业控制中，当某个传感器发出中断请求时，单片机可以暂停当前任务的执行，转而执行相应的中断服务程序（ISR），对传感器数据进行采集和处理。
处理完毕后，再返回原程序继续执行。
这样，单片机可以在不丢失任何数据的情况下，实时地响应外部设备的请求。
五、总结单片机中断系统是实现实时控制和数据处理的重要手段之一。
通过合理的配置和使用中断系统，可以提高单片机的实时性能和数据处理能力。
在实际应用中，需要根据具体的需求和硬件条件选择合适的单片机型号和中断系统配置方案，以满足系统的实时性和稳定性要求。
单片机的中断系统在嵌入式系统设计中，单片机因其体积小、性价比高、可靠性强等特性被广泛应用。
51单片机中断系统结构的理解
51单片机中断系统结构的理解
在51单片机中，中断系统结构是实现中断处理的关键组成部分。
中断是通过外部事件触发的，可以打断当前正在执行的程序，执行一个预定义的中断服务程序。
这种机制使得单片机能够实现多任务处理，增强了系统的实时性和响应能力。
51单片机的中断系统结构包括中断向量表、中断控制寄存器和中断
服务程序。
中断向量表是一个固定的内存区域，存放了每个中断向量的入口地址。
当发生中断时，单片机会根据中断号查找中断向量表，获取相应中断服务程序的入口地址。
中断控制寄存器用于控制中断的使能和优先级设置。
通过设置中断控制寄存器，可以选择开启或关闭某个中断，并设置中断的优先级，以确保系统按照一定的优先级顺序处理中断请求。
中断服务程序是中断事件发生时需要执行的代码块。
中断服务程序一般比较短小精悍，以尽快完成对中断事件的响应。
在中断服务程序中，通常需要保存现场（保存CPU寄存器的值），执行中断处理代码，最
后恢复现场。
中断服务程序的执行完毕后，程序会回到中断发生前的状态，继续执行原有的程序。
在51单片机中，中断系统结构的设计和实现需要根据具体的应用需
求进行调整。
例如，可以根据不同的中断源设置不同的优先级，以确
保高优先级的中断能够及时得到处理；还可以通过软件的方式模拟多级中断系统，实现更复杂的任务调度和处理。
总之，51单片机中断系统结构的合理设计和使用，可以提高系统的实时性和可靠性，使得单片机在应对各种外部事件时能够快速、准确地响应和处理。
mcs-51单片机中断系统的结构[整理版]
![mcs-51单片机中断系统的结构[整理版]](https://img.taocdn.com/s3/m/1e73a935182e453610661ed9ad51f01dc281573a.png)
1．简述中断、中断源、中断源的优先级及中断嵌套的含义。
答: 当CPU 正在处理某项事件的时，如果外界或内部发生了紧急情况，要求CPU 暂停正在处理的工作转而去处理这个紧急情况，待处理完以后再回到原来被中断的地方，继续执行原来被中断了的程序，这样的过程称为中断。
单片机采用中断主要有如下几个优点：①可以提高CPU 工作效率；②具有实时处理能力；③具有故障处理能力；④实现分时操作，可控制多个外设同时工作。
向CPU 提出中断请求的源称为中断源；当系统有多个中断源时，就可能出现同时有几个中断源申请中断，而CPU 在一个时刻只能响应并处理中断优先高的请求；在实际应用系统中，当CPU 正在处理某个中断源，即正在执行中断服务程序时，会出现优先级更高的中断源申请中断。
为了使更紧急的级别高的中断源及时得到服务，需要暂时中断（挂起）当前正在执行的级别较低的中断服务程序，去处理级别更高的中断源，待处理完以后，再返回到被中断了的中断服务程序继续执行，但级别相同或级别低的中断源不能中断级别高的中断服务，这就是所谓的中断嵌套。
3．MCS-51 单片机能提供几个中断源？几个中断优先级？各个中断的源的优先级怎样确定？在同一优先级中各个中断源的优先级怎样确定？答: 51 单片机有5 个中断源，两个中断优先级：INT0 、T0、INT1 、T1、串行口中断（包括串行接收中断RI 和串行发送中断TI）。
这 5 个中断源的中断入口地址分别是0003H、000BH、0013H、001BH、0023H。
中断优先级是由片内的中断优先级寄存器IP（特殊功能寄存器）控制的。
PS：串行口中断优先级控制位。
PS=1，串行口定义为高优先级中断源；PS=0，串行口定义为低优先级中断源；PT1：T1 中断优先级控制位。
PT1=1，定时器/计数器 1 定义为高优先级中断源；PT1=0，定时器/计数器 1 定义为低优先级中断源；PX1：外部中断 1 中断优先级控制位。
中断系统 计算机原理
统板上RAM奇偶错，I/O通道奇偶错和8087异常中断。
中断屏蔽寄存器
（IMR）
计算机原理讲义
8259内部结构说明
※ 内部结构说明 IRR — 中断请求寄存器，保存 8个输入端IR0~IR7的中断申请状态，输入可 高电平有效，也可上升沿有效； ISR — 中断服务寄存器，保存CPU正在处理的中断请求； IMR — 中断屏蔽寄存器，对中断申请进行屏蔽控制；
操作命令寄存器组： OCW1~OCW3 INT 中断申请输出，高电平有效，可连接8086 INTR引脚 /INTA 中断响应输入，接收8086发出的中断响应信号，有效时8259应输 出中断类型码
计算机原理讲义
※ 内部结构说明
D7~D0 双向三态数据线，传送数据 /RD 读信号，低电平有效
CS WR RD /CS 片选信号，低有效，给8259分配地 D7 D6 址 D5 D4 A0 用于选择8259内部不同的寄存器。 D3 D2 CAS2~CAS0 级联信号线，当8259为主 D1 D0 片时为输出，从片时为输入 CAS0 CAS1 SP/EN 在非缓冲工作方式时，用作输入， GND
计算机原理讲义
8086 中断结构
二. 软件中断
1. 除法溢出中断（ DIV和IDIV）（INT 0）
若除数为0或商超过寄存器所能表达的范围，则产生类型为0的软件中断
2. 单步中断 （INT 1） 若TF=1，则CPU每执行完一条指令后便产生类型码为1的软件中断 3. 执行 INT 指令引起的中断 （INT n） 执行INT n指令则会引起中断类型码为n的软件中断 4. 执行 INTO 指令引起的中断（INT 4） 若OF=1，则指令INTO引起中断类型码为4的软件中断
第五章 中断系统
四、中断系统的功能 一般来说，一个中断系统具有以下功能： (一)实现中断及返回 当某中断源发出中断请求后，CPU应决定是否响应这个中断请求，如当前正 在执行更重要的工作可暂时不响应中断，若响应这个中断请求，CPU在当前指令 执行完后，就要保护断点地址和现场(即下条指令地址和相关寄存器内容)，以便 执行完中断服务程序后能正确返回原处执行，然后转到需要处理的中断服务程序 的人口地址，去执行中断服务程序，当中断服务程序执行完毕再恢复现场和断点 ，去继续执行主程序。 (二)实现优先级排队 当计算机带有多个中断源时，可能会出现两个或两个以上中断源同时向CPU提 出中断请求的情况。这时CPU应能够根据事先确定的中断源的优先级别来先响应 高优先级的中断 并为它服务，然后再响应较低优先级的中断请求。 (三)实现中断嵌套 当CPU正在响应某一中断源的中断请求时，又有新的中断源发出请求，如果 新的请求的优先级别高于正在执行的中断源的优先级，则CPU暂停现行的服务程 序，转去执行更高级别的中断源的服务程序，执行完毕后再回到被中断的较低中 断源的服务程序继续执行，即实现了中断嵌套。若新的中断源的优先级别低于或 是等于正执行的中断源，则CPU不响应这个请求，直到正在处理的中断服务程序 执行完毕后，才去处理新的中断请求。
三、中断的分类 按中断产生的位置，中断可分为： (1)外部中断，或称外部硬件实时中断，它是由外部送到CPU的某一特定引脚 上产生的。 (2)内部中断，或称软件指令中断，是为了处理程序运行过程中发生的一些意 外情况或调试程序方便而提供的中断。 按接受中断的方式，中断可分为： (1)可屏蔽中断，可以通过指令使CPU根据具体情况决定是否接受中断请求。 (2)非屏蔽中断，只要中断源提出请求，CPU就必须响应，主要用于一些紧急 情况的处理，如掉电等。 以上从不同的角度对中断进行了分类，对于某一种类型的计算机可能只具备 其中的某几种方式，例如MCS—51就不具备非屏蔽中断方式。
125-51单片机中断系统结构(中断源及中断标志位)
外部中断INT1触发方式控 制位(TCON.2)： IT1=0，低电平触发方式 IT1=1, 下降沿触发方式
外部中断INT0触发方式控 制位(TCON.0)： IT0=0，低电平触发方式 IT0=1, 下降沿触发方式
序号
1
中断源
外部中断0请求
说 明 由P3.2引脚输入，通过IT0位（TCON.0）来决定是低 电平有效还是下降沿有效。一旦输入信号有效，即向 CPU申请中断。 由P3.3引脚输入，通过IT1位（TCON.2）来决定是低 电平有效还是下降沿有效。一旦输入信号有效，即向 CPU申请中断。
CPU将数据写入发送缓冲器SBUF时，启动发送，每发送完一个串行帧， 硬件都使TI置位；但CPU响应中断时并不自动清除TI，必须由软件清除。 当串行口允许接收时，每接收完一个串行帧，硬件都使RI置位；同样， CPU在响应中断时不会自动清除RI，必须由软件清除。
TI RI
SCON.1 SCON.0
TCON 0x8F 0x8E 0x8D 0x8C 0x8B 0x8A 0x89 0x88 （0x88） TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0
外部中断INT1中断标 志位(TCON.3) : IE1＝1，外部中断1 向CPU申请中断，CPU 响应中断后IE1自动硬 件清0
外部中断INT0中断标 志位(TCON.1) : IE0＝1，外部中断0 向CPU申请中断，CPU 响应中断后IE0自动硬 件清0
51单片机中断系统结构
中断源
51单片机有5个中断请求源
：外部输入中断源INT0(P3.2)
外部输入中断源INT1(P3.3)
单片机
或
或
INT0 INT1
单片机中断系统的结构
单片机中断系统的结构一、引言在单片机的应用中，中断是一种非常重要的机制，它可以提高系统的响应速度和效率。
中断系统是指由硬件和软件共同组成的一套机制，用于处理外部事件的优先级和响应方式。
本文将介绍单片机中断系统的结构和工作原理，以及如何在程序设计中使用中断。
二、中断系统的基本原理中断系统是由中断源、中断控制器和中断服务程序三部分组成的。
其中，中断源是指产生中断请求的外部事件，如按键输入、定时器溢出等；中断控制器是负责接收和分发中断请求的硬件模块；中断服务程序是处理中断请求的一段特定程序代码。
三、中断源中断源是产生中断请求的外部事件，它可以是来自外部硬件设备的信号，也可以是由内部程序生成的软件中断请求。
常见的中断源包括按键输入、定时器溢出、串口通信等。
中断源通过触发相应的中断请求，将中断信号发送给中断控制器。
四、中断控制器中断控制器是负责接收和分发中断请求的硬件模块。
它通常包含多个中断通道，每个通道对应一个中断源。
当中断源触发中断请求时，中断控制器会根据中断源的优先级和中断屏蔽状态，确定是否接受该中断请求，并将中断信号发送给CPU。
中断控制器通常包括以下几个重要的部分：1. 中断请求线：用于接收中断源产生的中断请求信号；2. 中断屏蔽器：用于屏蔽或使能特定的中断源；3. 中断优先级编码器：用于确定中断源之间的优先级；4. 中断向量表：用于存储每个中断源对应的中断服务程序的入口地址。
五、中断服务程序中断服务程序是处理中断请求的一段特定程序代码。
当中断请求被接受后，CPU会暂停当前的任务，跳转到对应的中断服务程序执行。
中断服务程序通常包括以下几个重要的步骤：1. 保存现场：将当前程序的状态和寄存器值保存到栈中，以便在中断处理完成后恢复；2. 执行中断处理：根据中断源的类型和需求，执行相应的中断处理操作；3. 恢复现场：将之前保存的状态和寄存器值从栈中恢复，以继续执行被中断的程序。
六、中断优先级和嵌套中断在多个中断源同时产生中断请求时，中断控制器会根据中断源的优先级确定中断的处理顺序。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1
电平触发: 低电平触发、高电平触发
0
脉冲触发: 下降沿触发、上升沿触
2) 内部中断源
定时器中断：TF0 TF1 串口中断：TI RI
3
IT0=0 引脚 INT0
IT0=1
定时器T0 IT1=0
引脚INT1 IT1=1
定时器T1
串口发TXD 串口收RXD 注： IT0和
IT1也在 TCON中
TCON
IE
IP
IE0 EX0
TF0
ET0
IE1 EX1
TF1
ET1
TI +
RI
SCON 中断标志
ES EA 源允许 总允许
1 0 PX0
1 0 PT0
1 0 PX1
1 0 PT1
1 0 PS
优先级
图4.3 中断系统结构
高
自
级
然
中
优
断
先
请
级
求
矢量
PC
地址
低
自
级
然
中
优
断
先
请
级
求
矢量
PC
地址
硬件查询
4
8FH
8EH
串行口中断
最高 最低
图4.8 IP设为同级的中断源优先级排列顺序
6
7
4.2.2 中断响应过程及响应时间 1 中断响应 2 中断响应操作过程 3 中断的响应时间
7
8
1 中断响应 1) CPU处于非中断响应状态,且中断开放。 2) CPU正在响应中断,又来了新的中断。 3) CPU正在执行RETI(中断返回)或任何IE/IP访问指令。
8
9
2 中断响应操作过程 1) 断点保护：将断点地址(PC值)压入堆栈,保护R寄存器，ACC，标志位
信息。 2) 根据中断矢量地址转到中断服务程序处理， (如果丌希望有更高级中
断打扰，可以关闭中断)。 3) 现场恢复:执行中断返回指令，自动弹出断点到PC，返回主程序，恢
复R寄存器，ACC，标志位信息，继续执行被中断的主程序。
9
10
存储单元 0000H~0002H 0003H~000AH 000BH~0012H 0013H~001AH 001BH~0022H 0023H~002AH
002BH
保留目的 复位后初始化引导程序地址 外部中断0 定时器0溢出中断 外部中断1 定时器1溢出中断 串行端口中断
定时器2中断（89C52才有）
表4-1 ROM中保留的存储单元
10
11
中断源
外部中断0 定时器/计数器0溢出 外部中断1 定时器/计数器1溢出 串行口
中断矢量地址 0003H 000BH 0013H 001BH 0023H
表4-2 中断矢量地址
11
12
3 中断的响应时间 : 3~8个机器周期 1) 最短时间: 第一周期：查询中断标志 第二，三周期：保护断点，关CPU中断，自动转入执行一条长转移指令。 2) 最长时间： CPU执行RETI，访问IE/IP指令 第一周期：执行RETI，IE/IP访问指令 第二~五周期：执行下一条指令 第六~八周期：响应中断
EA
ES
ET1
EX1
ET0
EX0
图4.6 中断允许控制位
2) 中断源优先级设定寄存器 IP
IP (B8H)
BCH
BBH
BAH
B9H
B8H
PS
PT1
PX1
PT0
PX0
图4.7中断优先级寄存器IP的控制位
6
中断源
同级内的中断优先级
外部中断0 定时器/计数器0溢出中断
外部中断1 定时器/计数器1溢出中断
1
第四章 中断系统
4.2 中断系统结构
4.2.1 中断系统结构及中断控制寄存器 4.2.2 中断响应过程及响应时间
2
4.2.1 中断系统结构及中断控制寄存器
1 中断源(5个)
1) 外部中断源 :INT0 INT1（P3.2 P3.3引脚）
TCON:控制外部中断源的触发方式和中断标志。
触发方式:CPU判断外部信号是否有效的方式
8DH
8CH
8BH
8AH
89H
88H
TCON (88H)
TF1
TF0
IE1
IT1
IE0
ITO
图4.4 TCON中的中断标志位
SCON (98H)
图4.5 SCON中的中断标志位
99H
98H
TI
RI
5
2 中断控制 1) 中断允许寄存器 IE
AFH
AEH
ADH
ACH
ABH
AAH
A9H
A8H
IE (A8H)