K60时钟分配(中文)
Ch3.1-Chip Configuration(k60中文)
3 芯片配置模块31 简介本章主要介绍有关微控制器内部各个模块的详细信息，包括：（1）当有设备插入时显示模块的时钟状态图；模块的时钟状态图时刻与设备保持一致（2）模块与模块之间详细的交互过程将在各个模块所在章节进行介绍；（3）提供有关详细信息的网络链接。
3.2 内核模块3.2.1 ARM Cortex-M4内核的配置本节将总结内核模块是如何在芯片内部被配置的。
有关该模块的详细文档可以参见ARM公司官方网站：http://www.arm.cm。
图3-1 内核配置3.2.1.1总线、互联及接口3.2.1.2系统滴答时钟系统滴答时钟源总是内核时钟——FCLK.，总结如下：（1）SysTick的控制寄存器与状态寄存器的CLKSOURCE位应总是置位，以选择SysTick 的时钟源为内核时钟；（2）因为参考时钟源FCLK是可变的，所以SysTick的校正值寄存器的TENMS位总是为0；（3）SysTick校正值寄存器的NOREF位应置位，以说明FCLK是唯一的可参考时钟源。
3.2.1.3调试工具该设备具有丰富的调试功能，包括运行控制及追踪功能。
标准的ARM调试接口支持JTAG及SWD接口，另外本设备同样支持cJTAG接口。
3.2.1.4内核权限级别在ARM的有关文档中其使用比本文档还要多的短语来区别不同的权限级别：14.2.2.2 嵌套向量中断控制器（NVIC）配置本节将简述模块在芯片内部是如何配置的。
有关这部分的详细说明可以参见ARM公司3.2.2.1中断优先级别设备为中断提供16个优先级别。
因此，在NVIC模块中IPR寄存器中每个资源都包含4个比特位。
例如，IPR0如下图所示：3.2.2.2不可屏蔽中断不可屏蔽中断直接由外部NMI引脚控制。
NMI引脚为复用功能引脚，因此必须配置NMI功能，将其设置为不可屏蔽中断请求。
3.2.2.3中断通道分配中断源配置定义如表14-4所示。
（1）中断向量号——当执行中断服务程序时，该值被存储在堆栈中；（2）IRQ号——非内核终端源计数，数值等于中断向量号减去16。
K60(Rev6-Ch43-RTC)(中文)
第43章实时时钟（RTC）43.1 简介43.1.1 特点RTC模块的特点包括：独立的电源供应，POR和32KHz晶体振荡器32位带32位警告的秒计数器带补偿的16位预分频器，可以改正0.12ppm和3906ppm之间的错误寄存器写入保护硬锁要求VBATPOR或软件复位使能写访问软锁要求系统复位使能写/读访问1Hz方波输出43.1.2 操作模式RTC运行在系统上电和系统掉电两种操作模式之一。
在系统掉电期间，RTC有备用电源供电，是和芯片的其他部分是电气隔离的，但是继续增加时间计数器（如果使能的话）。
RTC寄存器时不可访问的。
在系统上电期间，RTC保持备用电源供电。
所有的RTC寄存器可以通过软件访问，所有的功能是运作的。
如果使能的话，为芯片的其他部分提供32.768kHz 的时钟。
43.1.3 RTC信号描述表43-1 RTC信号描述43.2 寄存器定义所有的寄存器必须使用32位写才可以被访问，所有寄存器的访问有三个等待状态。
当控制寄存器中的主管访问位被清除时，通过用户软件写访问任何寄存器将会以总线错误结束。
用户软件读访问正常完成。
向一个被写访问寄存器保护的寄存器或锁定寄存器写入，不会产生总线错误，但写操作不会完成。
向一个被读访问寄存器保护的寄存器或锁定寄存器读取，不会产生总线错误，但会读出为0RTC 存储映像43.2.1 RTC 时间秒寄存器（RTC_TSR ）地址：RTC_TSR —4003_D000h 基址+0h 偏移=4003_D000hRTC_TSR 域描述43.2.2 RTC 时间预分频器寄存器（RTC_TPR ）地址：RTC_ TPR —4003_D000h 基址+4h 偏移=4003_D004hRTC_TPR 域描述43.2.3 RTC 时间报警寄存器（RTC_TAR ）地址：RTC_ TAR —4003_D000h 基址+8h 偏移=4003_D008hRTC_TAR 域描述43.2.4 RTC 时间补偿寄存器（RTC_TCR ）地址：RTC_TCR —4003_D000h 基址+Ch 偏移=4003_D00ChRTC_TCR 域描述地址：RTC_CR—4003_D000h基址+10h偏移=4003_D010h地址：RTC_SR —4003_D000h 基址+14h 偏移=4003_D014hRTC_SR 域描述43.2.7 RTC 锁定寄存器（RTC_LR ）地址：RTC_LR —4003_D000h 基址+18h 偏移=4003_D018hRTC_LR 域描述43.2.8 RTC 芯片配置寄存器（RTC_CCR ）地址：RTC_CCR —4003_D000h 基址+1Ch 偏移=4003_D01ChRTC_CCR 域描述43.2.9 RTC 写访问寄存器（RTC_W AR ）地址：RTC_WAR —4003_D000h 基址+800h 偏移=4003_D800hRTC_W AR 域描述43.2.10 RTC读访问寄存器（RTC_RAR）地址：RTC_RAR—4003_D000h基址+804h偏移=4003_D804hRTC_RAR域描述43.3 功能描述43.3.1 电源，时钟和复位RTC是一个一直供电块，使用备用电源供电（VBAT）。
K60(Rev6-Ch55-TSI)(中文)
第55 章触屏输入(Touch senseinput ,TSI)55.1 引言触摸感应输入（TSI）模块具有高灵敏和强鲁棒性的电容触摸感应检测能力。
通过独立的可编程的检测阈值和结果寄存器，TSI模块可以完成电容的测量。
TSI 模块在带有超低电流加法的低功耗模式下运行，能以一个触摸事件唤醒CPU。
它是一种稳定的电容测量模块，能够实现键盘触摸，旋转和滑动。
55.2 特点（1）具有多达16个输入的电容触摸感应式引脚和独立结果寄存器（2）具有可编程的阈值上下限，自动检测电极电容量的改变（3）在运行模式和低功耗模式下，自动周期扫描单元会有不同的占空比（4）为了实现键盘触摸，旋转，滑动，完全支持FSL触摸感应SW库（TTS）。
（5）运行在所有低功耗模式下：Wait, Stop, VLPR, VLPW, VLPS,LLS,VLLS{3,2,1}（6）能够从低功耗模式中唤醒MCU（7）配置中断：a.扫描结束中断或者超出范围中断b.TSI错误中断：电极板和VDD/VSS短路或者转换运行超时（8）补充温度和提供电压变化（9）在低功耗模式下，支持不需要外部晶体的操作，（10）每个电极电容量测量可以整合从1到4096次（11）可编程的电极振荡器和TSI参考振荡器可以实现模块灵敏度高，扫描时间短和功耗低的功能（12）在不需要外部硬件时，实现每个电极电容测量只需要使用一个引脚55.3 总述这部分是对TSI模块的总述。
下图给出了简化了的TSI模块结构图。
图55-1 触摸感觉输入结构图55.3.1 电极电容测量单元电极电容测量单元能感应一个TSI引脚的电容量变化和输出一个16位结果。
这个模块基于双振荡器架构。
其中一个振荡器和外部电极阵列连接，根据电极电容器震荡；而其他振荡器则根据内部参考电容器进行振荡。
在可配置的外部电极振荡器振荡期间，参考振荡器的周期计数值可以衡量引脚的电容量。
图55-2 TSI电容衡量单元结构图为了适应电极电容量的不同大小，电极振荡器使用一个可编程的电流源对引脚电容进行充电和放电，该电流源由SCANC[EXTCHRG]位进行选择。
K60(Rev6-Ch49-SPI)(中文)
第49章SPI（DSPI）49.1 导言串行设备接口（serial peripheral interface ，SPI）模块提供一个在MCU和一个外部设备之间进行通信的同步串行总线。
49.1.1 框图SPI（DSPI）的框图如下所示：图49-1 DSPI框图49.1.2 特性DSPI支持三种SPI特性：•全双工，四线同步传输•主机与从机模式•持续选择从机，使数据流工作在从机模式下•使用有4级TX FIFO缓冲进行传输操作•使用有4级RX FIFO缓冲进行接收操作•TX与RX的FIFO可以被分别地禁止，低延迟更新到SPI队列•TX和RX的FIFO在调试解除时是透明的•可对每一帧的传输属性进行编程：•2个传输属性寄存器•可以对串行时钟的极性和相位进行编程•多种可编程的延迟•串行帧长度可被编程为4到16位，通过软件控制可以扩展•可以连续保持片选•6个外设片选，可以用复用器扩展到64个•通过复用器稳定地支持多达32个设备片选•DMA支持附加到TX FIFO的入口并且从RX FIFO中移除入口•TX FIFO未满（TFFF）•RX FIFO未空（RFDF）•6个中断条件：•到达队列结尾（EOQF）•TX FIFO未满（TFFF）•当前帧传输完成（TCF）•在发送FIFO为空时试图发送（TFUF）•RX FIFO未空（RFDF）•在接收FIFO满时接收帧（RFOF）•全局中断请求线•在与低俗外设进行通信时使用变更的SPI传输格式•低功耗结构特性•支持停止模式•支持休眠模式49.1.3 DSPI配置DSPI模块始终工作在SPI配置下。
SPI配置允许DSPI发送和接收串行数据。
此配置允许SDPI工作像基本SPI模块一样，使用内部FIFO，支持外部队列操作。
发送数据和接收数据在不同的FIFO。
主机CPU或一个DMA控制器从接收FIFO读取接收数据，并且写发送数据到发送FIFO。
对于队列操作，SPI队列可以驻留在系统RAM，并扩展到DSPI。
k60介绍(中文)
第2章简介2.1 概要本章提供了Kinetis组合和K60系列产品的概述。
同时，本章提供了本文件所包涵设备的高水准的描述。
2.2 Kinetis组合Kinetis是低功耗可扩展和在工业上使用混合信号ARM®Cortex™-M4系列MCU的最好的组合。
第一部分介绍超过200引脚、外围设备和软件兼容性的5个MCU系列。
每个系列提供了优良的性能，与普通外设内存，内存映射，并提供内部和系列之间轻松迁移包和功能可扩展性。
Kinetis MCUs使用了飞思卡尔的新的90nm带有独特FlexMemory的薄膜存储器（TFS）闪存技术。
Kinetis系列MCU结合了最新的低功耗革新技术和高性能，高精密混合信号功能与连通，人机界面，安全及外设广泛。
Kinetis MCUs使用了飞思卡尔和ARM第三方合作伙伴的市场领先的捆绑模式。
表示低功耗混合信号USB 段LCD以太网加密和篡改检测DDR所有Kinetis系列都包涵强大的逻辑、通信和时序阵列和带有伴随着闪存大小和I/O数量的集成度等级的控制外围部件。
所有的kinetis系列包涵一下共同特征：· 内核：· ARM Cortex-M4内核提供1.25 DMIPS / MHz的DSP指令（浮点单元在kinetis系列可用）。
· 高达32位的DMA，同时尽可能减小CPU干预。
· 提供50MHz、72MHz和100MHz几种CPU频率（120MHz和150MHz在kinetis可用）。
· 超低功耗：· 10种低功耗操作模式通过优化外设执行和唤醒时间来延长电池寿命。
· 为了增加低功耗的灵活性，增加了低漏唤醒单元、低功耗定时器和低功耗RTC。
· 业界领先的快速换醒时间。
· 内存：· 从32 KB闪存/ 8 KB的RAM可扩展为1 MB闪存/128 KB的RAM。
同时使空白的独立闪存执行代码和固件更新。
K60（Rev6-Ch24-MCG）（中文）
第24章多用途时钟信号生成器（MCG）24.1 介绍多用途多用途时钟信号生成器（MCG）模块为MCU提供多种时钟源选项。
这个模块由一个频率环锁（FLL）和一个相位环锁（PLL）组成。
FLL可由一个内部或外部参考时钟控制，而PLL可由一个外部参考时钟控制。
这个模块要么在FLL或PLL输出时钟之间，要么在内部参考时钟或外部参考时钟之间选择一个时钟源以作为MCU系统时钟。
MCG操作与晶体振荡器有关，其中晶体振荡器允许一个外部晶体、陶瓷共振器或外部时钟源产生外部参考时钟。
24.1.1 特性MCG模块的关键特性：◆频率环锁（FLL）。
●数控石晶（DCO）。
●DCO可设置时钟范围有四个。
●低频率外部参考时钟源的编程选项和最大DCO输出频率。
●内外参考时钟可以作为FLL源。
●可以作为其他片上外设的时钟源。
◆相位环锁（PLL）●电压控制振荡器（VCO）●外部参考时钟作为PLL时钟源。
●VCO频分模块。
●相位/频率检测器。
●集成环过滤器。
●可以作为其他片上外设的时钟源。
◆内参考时钟生成器●9个微调位的精确慢时钟●4个微调位的快时钟●可以被用作FLL的时钟源。
在FEI模式下，只有慢内参考时钟（IRC）可以被用作FLL源。
●无论是快时钟还是慢时钟都不能用作MCU的时钟源●可以作为其他片上外设的时钟源。
◆低功耗的石晶时钟发生器位MCG外部参考提供控制信号：●HGO，RANGE，EREFS◆从晶振获得外部时钟●可被用作FLL或PLL的时钟源●可被用作MCU的时钟源◆从RTC获得外部时钟●只能作为FLL的时钟源●只能选择MCU的时钟源◆带有重置请求能力的外部时钟监视器，可以在FBE，PEE，BLPE或者FEE模式下对外部时钟进行监测◆在PLL中使用的有中断请求能力的锁检测器◆外时钟参考的内参考时钟自动裁切功能（ATM）。
◆FLL和PLL的参考分频。
◆为其他片上设备提供时钟源的MCG PLL 时钟(MCGPLLCLK)◆为其他片上设备提供时钟源的MCG FLL时钟(MCGPLLCLK)◆为其他片上设备提供时钟源的MCG Fixed Frequency时钟(MCGPLLCLK)◆为其他片上设备提供时钟源的MCG 内参考时钟(MCGPLLCLK)图24-1 多用途时钟生成器（MCG）框图24.1.2 运行模式MCG共有九中运行模式：FEI，FEE，FBI，FBE，PEE，BLPI，BLPE，和终止模式。
K60(Rev6-Ch38-PDB)(中文)
第38章可编程延时模块（Programmable Delay Block，PDB）注意：有关此模块的特定芯片的实现详细信息实例，请参阅芯片配置一章。
38.1 概述PDB可以为内部或外部触发源提供可控制的延时，可以为ADC的硬件触发输入或为DAC的产生提供可编程的间隔。
这样就可以为ADC转换和DAC输出的完成提供精确的时间。
PDB模块还可以提供脉冲输出，就跟CMP模块中的采样窗口一样。
38.1.1 特性1．多达15种输入触发中断源和软件触发中断源2．多达8路的可配置PDB通道一个PDB模块对应一个ADC为每个PDB 通道ADC 触发器选择一个触发器输出的ADC 硬件触发器和多达8 个预输出每个输出有一个16位的延时寄存器可选的旁路电阻运行模式有单次触发模式和连续模式背靠背模式，可以使得ADC转换完成后触发下个PDB通道可编程的延时中断顺序错误中断每个触发器有一个通道标志和一个顺序错误标志支持DMA3．高达8路的DAC内部触发源每个DAC模块有一个内部触发输出每个DAC触发输出有一个16位的内部延时寄存器可选旁路延迟时间间隔触发寄存器可选的外部触发源4．高达8路的脉冲输出脉冲输出可以独立的使能或禁止脉宽可调注意：PDB 的数量的输入和输出出发是与特定芯片有关的。
详细信息请参阅芯片配置信息。
38.1.2 实现下面的字母表示触发数量：1．N-总的可用的PDB通道数2．n-PDB通道号，范围0～N-13．M-每个PDB通道的总得可用的触发器4．m-触发号，范围0～M-15．X-总的DAC内部触发数量6．x-DAC内部触发号，范围0～X-17．Y-总的脉冲输出8．y-脉冲输出号，范围0-Y-1注意：模块输出的数量触发的核心是与特定芯片的。
输出触发执行的核心模块，请参阅芯片配置信息。
38.1.3 背靠背的确认连接PDB背靠背操作确认连接是与具体芯片有关的。
关于实现，参考芯片配置说明。
38.1.4 DAC外部触发输入连接DAC的外部触发输入连接的实现是与具体芯片有关的。
K60系统时钟模块
14.2 电源管理模块
电源模式组成
电源管理控制器为用户提供了多达10种电源模式。分别是： RUN、WAIT、VLPR、VLPW STOP、VLPS、LLS、VLLS3、VLLS2、 VLLS1。
电源模式功能 • 1 电源模式切换
任意时刻的芯片复位都会使芯片转到正常的运行状态。 在运行、等待和停止模式的不同转换过程中，必须开启电 源调节器的功能。
系统时钟功能（续）
SIM模块能对系统的各种时钟进行配置，它的SCGCx寄 存器可以对每个模块的时钟进行单独的开启和关闭，该寄 存器在复位时被清零，从而使得相应模块的时钟被关闭。
14.1 时钟系统
时钟系统的框图
14.1 时钟系统
时钟设置方法 对时钟的设置，必须满足一定的要求。 1）内核和系统时钟频率必须在 100MHz以内。 2）总线时钟频率不大于50MHz，且必 须是内核时钟的整数分频。 3）Flash模块时钟频率不大于25MHz， 且必须是总线时钟的整数分频。 4）FlexBus时钟频率不大于总线时钟。
14.3 端口控制与中断模块
端口控制与中断模块简述
端口控制与中断模块支持外部中断、数字滤波和端口 控制等功能。
端口控制
若启动端口功能，端口的数字滤波器功能在所有数字 引脚复用功能有效。 对于32位的端口的每个引脚都可以独立地配置其功能。 同一端口的所有数字滤波器以时钟为单位的滤波带宽 相同， 只有当这个端口的数字滤波器功能被禁用时才能 更改带宽值。
14.4 看门狗
计算机正常运行（COP）看门狗
当应用软件与期望的运行不相符时，COP看门 狗试图强制系统复位。 任何复位之后，COP计数器都会被激活。 服务于（清除）COP计数器的写SRS操作不应 被放置在中断服务例程（ISR）中，因为即使主要 的应用程序失败，ISR也可能继续被周期地执行。 当MCU在激活后台模式，COP计时器暂时停用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第 5 章时钟分配
5.1 概要
MCG 模块主要控制用于产生系统时间的时钟源，时钟发生器将选择好的时钟源分成各种时钟域，包括系统主机时钟、系统从机时钟以及flash 存储器时钟。
另外，时钟发生器可以为各个模块产生特定的时钟门，允许单独开关各个模块。
系统主时钟由MCGOUTCLK 时钟产生。
时钟发生器电路提供多种分频因子，使设备的不同部分产生不同频率的时钟，这样以便做到功耗与性能之间的权衡。
各种模块(例如USB OTG 控制器)，都有其特定的模块时钟，这些时钟由MCGPLLCLK 或MCGFLLCLK 时钟产生。
除此之外，有些模块特定时钟的时钟源是可以更换的。
SIM 模块的SOPT 寄存器可以控制大多数模块的时钟。
5.2 编程模型
时钟源的选择和混合是通过MCG模块来控制和编程的，而系统的时钟分频因子和模块时钟门是通过SIM模块来编程设置的。
详细信息参见具体的寄存器和位描述。
5.3 高级设备时钟框图
系统振荡器模块、MCG 模块和SIM 模块的寄存器对信号混合，分频因子和时钟门的控制如下：
图5-1 时钟框图5.4 时钟定义
下表描述了上面框图的时钟。
5.4.1 设备时钟汇总
表5-1 是芯片时钟的详细信息。
表5-1 时钟汇总
5.5 内部时钟需求
时钟分频器可以通过SIM 模块的CLKDIV 寄存器设置。
每个分频器的分频因子可编程设置，能选择一到十六。
配置此设备的时钟必须满足下列要求：
1. 内核和系统时钟频率必须在100MHz 以内。
2. 总线时钟频率必须编程设置不大于50MHz，且是内核时钟的整数分频。
3. flash 模块时钟频率必须编程设置不大于25MHz，且是总线时钟的整数分频。
4. FlexBus 时钟频率必须编程设置成不大于总线时钟。
此设备的若干常用时钟配置如下：
选择1：
5.5.1 复位后的时钟分频值
每个时钟分频器都可以通过SIM 模块的CLKDIVn 寄存器来设置分频因子。
Flash 存储器的FTFL_OPT[LPBOOT]位可以控制内核时钟的复位值、系统时钟、总线时钟和flash 时钟分频器。
如下表所示：
逻辑1 擦除查处默认状态，Flash 擦除默认状态进入快速时钟模式。
可以通过向FTFL_OPT [LPBOOT]位写0 来使能低功耗模式。
当复位时，如果LPBOOT 位被清零，则系统就处于低时钟配置。
任何系统复位时，时钟分频因子都会返回到这个复位配置状态。
5.5.2 VLPR模式时钟
在VLPR 模式时，时钟分频因子不可改变，因此在进入VLPR 模式前必须确保：
·内核/系统、FlexBus 和总线时钟不大于2MHz
·flash 存储时钟不大于1MHz。
5.6 时钟门
通过SIM 模块的SCGCx 寄存器可以对每个模块的时钟进行单独的开和关，该寄存器会在复位时被清零，从而使得相应模块的时钟被禁止。
另外需要注意,在初始化相应的模块之前，需要先开启模块的时钟；在关闭模块的时钟之前，需确保模块已经被关闭了；对任何一个没有开启时钟的外设模块进行访问都会产生错误。
5.7 模块时钟
表5-2 为每个模块相关的时钟。
表5-2 模块时钟
5.7.1PMC 1-KHz LPO时钟
电源管理控制器（PMC）可以产生一个1KHz 的时钟使能所有模式（包括低功耗模式）的操作。
该时钟通常被称作LPO 时钟或者1-kHz LPO 时钟。
5.7.2WDOG时钟
WDOG 时钟如图5-2。
图5-2 WDOG时钟发生器
5.7.3 调试时钟
调试时钟如图5-3。
图5-3 调试时钟发生器5.7.4 PORT数字过滤器时钟
数字过滤器时钟如图5-4：
图5-4 端口时钟发生器5.7.5 LPTMR时钟
LPTMR 可选时钟如图5-5：
图5-5 LPTMR 时钟发生器
5.7.6 以太网时钟
·RMII 时钟源须符合OSCERCLK，必须是50MHz。
· MII 时钟是由外部引脚提供，必须是25MHz。
· IEEE1588 时间戳产生于内部时钟最高达100MHz。
它的时段必须是纳秒的整数倍（例如：10ns=100MHz，15ns=66.67MHz，20ns=50MHz）。
它的时钟如图5-6：
图5-6 以太网IEEE1588 时间戳模块时钟发生器
5.7.7USB OTG控制器时钟
USB FS OTG 控制器是一个总线主机并连接到交叉开关，它的时钟连接到系统时钟。
USB OTG 控制器的时钟需要48MHz，模块的时钟如图5-7：
图5-7 USB OTG48MHz 时钟源
5.7.8FlexCAN时钟
FlexCAN 时钟如图5-8：
图5-8 FlexCAN 时钟
5.7.9UART时钟
UART0 和UART 1 在内核/系统时钟的模式操作；这使UART0 和UART1 有很高的性能。
其他的UART 模块时钟都来自于总线时钟。
5.7.10SDHC时钟
SDHC 模块有四个可能外部时钟源，如图5-9：
图5-9 SDHC 时钟
5.7.11 I²S时钟
除了总线时钟，I²S 还有一个主时钟产生时钟源，这个时钟源的最大频率为50MHz。
这个主机时钟可以分频得到多个时钟，如图5-10：
图5-10 I²S 时钟
5.7.12 TSI时钟
在激活模式下，TSI 时钟如图5-11：
图5-11 TSI 时钟
在低功耗模式下，TSI 时钟如图5-12：
图5-12 TSI 低功耗时钟。