2017年度下半年(数字逻辑)作业

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

2017年度下半年《数字逻辑》作业

1、将()10转换成二进制数,写出转换演算过程。

解:∴(29)10=余1=a00142余0=a1余1=a2余1=a3余1=a4数制间的转换练习

×2=整数=0=×2=整数=1=a-2LSB即10=2由上两题可得10=2

10

2、详细写出组合逻辑电路的分析步骤?组合逻辑电路的设计步骤?

解:

分析步骤:

1.根据给定的逻辑图,从输入到输出逐级写出逻辑函数式;

2.用公式法或卡诺图发化简逻辑函数;

3由已化简的输出函数表达式列出真值表;

4从逻辑表达式或从真值表概括出组合电路的逻辑功能.

设计步骤:

1仔细分析设计要求,确定输入、输出变量.

2对输入和输出变量赋予0、1值,并根据输入输出之间的因果关系,列出输入输出对应关系表,即真值表.

3根据真值表填卡诺图,写输出逻辑函数表达式的适当形式.

4画出逻辑电路图. 并测试逻辑功能

3、试设计一个裁判表决器。假设在某举重比赛场上有三位裁判官,其中有一位主判官,两位副判官,当运动员举重完成后,由判官按下自己面前的按钮来决定该运动员这一把是否成功。若有两位或两位以上判官通过(其中一位必须是主判官),则表明这位运动员这一把成功。现试用逻辑电路来完成该表决器。

解:

一、确定输入、输出变量

①输入变量:A、B、C ―――→三名评判员(其中A为主评判员)

②输出变量:Y ―――→灯

③用正逻辑表示:A=1,表示同意,A=0表示判不同意;

B=1,表示同意,B=0表示判不同意;

C=1,表示同意,C=0表示判不同意.

Y=1,表示灯亮,Y=0表示灯不亮.

二、列出真值表

输入变量输出变量

A B C Y

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 0

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

三、写出函数表达式并化简

1、根据真值表写出函数表达式

——

Y=ABC+ABC+ABC

2、对表达式进行化简

可能出现的结果:Y=AB+AC

Y=A(B+C)

四、画逻辑电路图

根据化简的表达式画出对应的逻辑电路图.

4、用卡诺图法化简函数:F(A,B,C,D)= )15,13,11,7,5,4,3,0(m

解:

1.画卡诺图

2.填最小项

3.圈图,写答案F=BD+CD+A'C'D'

5.分析图所示的逻辑电路图,写出逻辑表达式并进行简化;列出其真值表。

A

B

F

解:根据逻辑图写出输出逻辑函数表达式:

B

A B A B A B A B B A A AB B AB A AB B AB A F ⊕=+=+++=•+•=•••=)()(

根据函数表达式作出真值表如表3-1所示:

表3-1真值表

根据函数表达式和真值表可知逻辑图的功能相当于一个异或门,如果A 、B 相同,

则F 输出为0;A 、B 不相同时,则F 输出为1。

6.分析图所示的时序逻辑电路的逻辑功能,写出电路的激励方程、输出方程和次态方程。

时序电路图

解:根据对电路的观察和电路组成的分析,该电路是米里型电路。 ⑴由给定电路图写出电路的激励方程

⎩⎨⎧⊕⊕==2

121

1Q Q A D Q D

⑵由给定的电路图写出输出出方程

21212121Q Q A Q Q A Q Q A Q Q A Z +=•=

⑶由给定的电路与D 触发器的特征征方程,得到电路的次态方程

⎪⎩⎪⎨⎧⊕⊕====++2

12121

111Q Q A D Q Q D Q n n

⑷根据上面三个方程式,可建立状态转移表,如表4-5所示。

表4-5 状态转移表

设状态a=n Q 2n Q 1=00,状态b=n

Q 2

n

Q 1=01,状态c=n

Q 2n Q 1=10,状态d=n

Q 2n

Q 1=11,则得到图4-18所示中的状态表。表中第一列为现态PS 的四种可能状态;表中右边两列表示

在相应的输入A 和现态下,并且在CP 脉冲作用下所建立的次态NS 及产生的输出Z 。为了更清楚地表示出时序电路的状态变化规律,根据状态表画出状态图,如图4-18中右边所示,箭头线的旁边标注表示输入/输出。由图可知,当输入A 为0时,则每来一个CP 脉冲,电路状态将沿着a d c b a →→→→的途径变化一次,且在由d 变为a 时产生一个1输出;反之,当输入A=1时,则每来一个CP 脉冲,电路状态将沿着a b c d a →→→→的途径变化一次,且由a 变为d 时产生一个1输出。

0/0

0/1

状态表

图4-18 状态表和状态图

⑸说明时序电路的逻辑功能。

实际应用中一个逻辑电路的输入和输出都有一定的物理含义。由状态表和状态图可分析得到,当输A=0时,电路是一个加法计数器,在时钟信号CP 的连续作用下,Q 2Q 1的数值从00到11递增。如果从Q 2Q 1=00状态开始加入时钟信号,则Q 2Q 1数值可以表示输入的时钟脉冲数目。当A=1时,电路是一个减法计数器,在连续加入时钟脉冲时,Q 2Q 1的数值是从11到00递减的。

相关文档
最新文档