计算机体系结构第3章
第三章 计算机系统分层结构
PF
CF
奇偶（偶/奇）
进位（是/否）
PE
CY
PO
NC
3．总线
所谓总线是一组能为多个部件分时共享的公共信息传送线路， 它分时接收各部件送来的信息，并发送信息到有关部件。
由于多个部件连接在一组公共总线上，可能会出现多个部件争 用总线，因此需设置总线控制逻辑以解决总线控制权的有关问题。
总线分类:
CPU内部总线用来连接CPU内的各寄存器与ALU ; 系统总线用来连接CPU、主存储器与I/O接口，它通常包括 三组：数据总线、地址总线和控制总线。 按总线传送的方向可将总线分为单向总线和双向总线。
CPU是计算机的核心组成部分
3.1.1
CPU的组成
• 由算术逻辑部件ALU 、控制器、各种寄存器（寄 存器群）和CPU内部总线（连接部件） • 另：Cache
•
1．ALU部件
ALU的功能是实现数据的算术与逻辑运算 两个输入端口，参加运算的两个操作数，通常 来自CPU中的通用寄存器或ALU总线。 控制信号：ADD,SUB,OR,AND等 输出：运算结果
时序控制方式就是指微操作与时序信号之间采取何种关系，
它不仅直接决定时序信号的产生，也影响到控制器及其他部件的组 成，以及指令的执行速度。
1．同步控制方式
同步控制方式是指各项操作由统一的时序信号进行同步控制。 同步控制的基本特征是将操作时间分为若干长度相同的时钟 周期（也称为节拍），要求在一个或几个时钟周期内完成各个微 操作。在CPU内部通常是采用同步控制方式 。 同步控制方式的优点是时序关系简单，结构上易于集中，相应 的设计和实现比较方便。
计算机系统结构
系统的层次结构
★★
5层
翻译(编译器)
第3章 计算机网络体系结构 Microsoft Word 文档
第3章计算机网络体系结构〖主要内容〗计算机网络体系结构概述，各层功能的简单介绍，主要介绍物理层和数据链路层及网络层。
〖教学重点〗OSI参考模型的七层功能，物理层概念，数据链路层的流量控制方法，HDLC概念。
计算机网络由多个互连的结点组成，结点之间要不断地交换数据和控制信息，要做到有条不紊地交换数据，每个结点就必须遵守一整套合理而严谨的结构化管理体系。
计算机网络就是按照高度结构化设计方法采用功能分层原理来实现的，即计算机网络体系结构的内容。
3.1 网络体系结构及协议的概念3.1.1 网络体系和网络体系结构网络体系（Network Architecture）：是为了完成计算机间的通信合作，把每台计算机互连的功能划分成有明确定义的层次，并规定了同层次进程通信的协议及相邻之间的接口及服务。
网络体系结构：是指用分层研究方法定义的网络各层的功能、各层协议和接口的集合。
3.1.2 计算机网络体系结构计算机的网络结构可以从网络体系结构、网络组织和网络配置三个方面来描述，网络组织是从网络的物理结构和网络的实现两方面来描述计算机网络；网络配置是从网络应用方面来描述计算机网络的布局、硬件、软件和和通信线路来描述计算机网络；网络体系结构是从功能让来描述计算机网络结构。
网络体系结构最早是由IBM公司在1974年提出的，名为SNA计算机网络体系结构：是指计算机网络层次结构模型和各层协议的集合结构化是指将一个复杂的系统设计问题分解成一个个容易处理的子问题，然后加以解决。
层次结构是指将一个复杂的系统设计问题分成层次分明的一组组容易处理的子问题，各层执行自己所承担的任务。
计算机网络结构采用结构化层次模型，有如下优点：●各层之间相互独立，即不需要知道低层的结构，只要知道是通过层间接口所提供的服务●灵活性好，是指只要接口不变就不会因层的变化（甚至是取消该层）而变化●各层采用最合适的技术实现而不影响其他层●有利于促进标准化，是因为每层的功能和提供的服务都已经有了精确的说明3.1.3 网络协议1.协议(Protocol)网络中计算机的硬件和软件存在各种差异，为了保证相互通信及双方能够正确地接收信息，必须事先形成一种约定，即网络协议。
第三章 体系结构
它们互相交织，形成了非常复杂的系统应用环境。
各种体系结构
如：IBM公司SNA Digital公司DNA ARPANET参考模型ARM 都采用层次结构
网络体系结构
为了解决不同媒介连接起来的不同设备和网络系 统在不同的应用环境下实现互操作的问题，采用 分层的方法，将网络互联的庞大而复杂的问题， 划分为若干个较小而容易解决的问题，计算机网 络的各层和层间协议的集合称为“网络体系结 构”。
对等层之间的通信是目的，
相邻层之间的通信是手段。
协议是水平的 服务是垂直的
（N）层、（N-1）、（N+1）之间协议和服务的关系是： （N）层实体利用（N-1）层提供的服务和执行（N）层 协议来对（N+1）提供服务。
服务和协议的关系
服务
是由一系列服务原语组成的，它位于层次接口的位置， 表示底层为上层提供哪些操作功能，如何实现这些功 能，服务不考虑。 是同一层次对等实体之间的，有关协议数据单元的格 式、意义以及控制规则的集合，实体使用协议的最终 目的是为了实现它所要提供的服务。
3、网络通信协议
1.网络协议 为进行网络中的数据（信息）交换而建立的 规则、标准或约定称为网络协议
计算机网络中实体之间有关通信规则的集合
实体
任何可以发送或接收信息的硬件/软件进程。 实体既可以是软件实体（如一个进程），也 可以是软件实体（如智能输入/输出芯片） 层功能实现的真正承担者
分流
复用 普通
一个（N+1）实体可以通过一个或多个（N）SAP 与一个或多个（N）实体相连
四、数据单元
西安电子科技大学_计算机组成与体系结构_第3章运算方法与运算器_课件PPT
17
3.1.1 加减运算 4. n位加法器的实现
2) 先行进位加法器
三级门的延时
P3* G3*
C4
C3
C2
C1
≥1
≥1
≥1
≥1
≥1
＆
＆＆ ＆
＆
＆＆ ＆
＆＆
＆
G3
＆
X3 Y3
P3
≥1
X3 Y3
G2
＆
X2 Y2
P2
≥1
G1 P1
＆ ≥1
G0 P0
＆ ≥1
X2 Y2 X1 Y1 X1 Y1 X0 Y0 X0 Y0 C0
x xxxxxxx
10
3.1.1 加减运算 2. 溢出判断 3) 根据运算结果的符号位和进位标志判别
适用于两同号数求和或异号数求差时判别溢出。溢出 的逻辑表达式为：
VF＝SF⊕CF
0 xxxxxxx 1 xxxxxxx ＋ 0 xxxxxxx ＋ 1 xxxxxxx
c s xxxxxxx c s xxxxxxx
01100010 …98
11000001 … －63 ＋ 11011101 …11111 … 63 ＋ 11011101 … －35
100011100 … 28
7
3.1.1 加减运算 2. 溢出判断
当两个同符号的数相加（或者是相异符号数相减）
时，运算结果可能发生溢出。 00111111 …63
补码一位乘法：校正法，布斯(Booth)法
补码二位乘法
阵列乘法器
适于流水线工作的阵列乘法器
32
3.1.2 乘法运算 1. 原码乘法运算
1) 原码一位乘法的法则 假定被乘数X和乘数Y为用原码表示的纯小数，
第3章计算机网络体系结构(习题参考答案)
第3章计算机网络体系结构三、简答题1. 为什么要采用分层的方法解决计算机的通信问题？通过分层的方法，使得计算机网络复杂的通信处理问题转化成为若干相对较小的层次内的局部问题，对其进行的研究和处理变得相对容易。
2. “各层协议之间存在着某种物理连接，因此可以进行直接的通信。
”这句话对吗？不对。
物理连接只存在于最底层的下面。
各层协议之间只存在着称为“对等层通信”的逻辑连接。
3. 请简要叙述服务与协议之间的区别。
通过协议的规定，下一层可以为上一层提供服务，但是对于上一层的服务用户来说下面的协议是透明的。
协议是存在于对等层之间的，是水平的；服务存在于直接相邻的两个层次之间，是垂直的。
4. 请描述一下通信的两台主机之间通过OSI模型进行数据传输的过程。
发送数据的具体过程为：要进行通信的源用户进程首先将要传输的数据送至应用层并由该层的协议根据协议规范进行处理，为用户数据附加上控制信息后形成应用层协议数据单元再送至表示层；表示层根据本层的协议规范对收到的应用层协议数据单元进行处理，给应用层协议数据单元附加上表示层的控制信息后形成表示层的协议数据单元再将它传送至下一层。
数据按这种方式逐层向下传送直至物理层，最后由物理层实现比特流形式的传送。
当比特流沿着传输介质经过各种传输设备后最终到达了目标系统。
此后，接收数据的具体过程为：按照发送数据的逆过程，比特流从物理层开始逐层向上传送，在每一层都按照该层的协议规范以及数据单元的控制信息完成规定的操作，而后再将本层的控制信息剥离，并将数据部分向上一层传送，依此类推直至最终的、通信的目的用户进程。
5. 请简述虚电路服务的特点。
虚电路服务要求发送分组之前必须建立连接，即虚电路。
之后所有的分组都沿着虚电路依次进行传送。
在所有分组传送完毕后要释放连接。
它可以提供顺序、可靠的分组传输，适用于长报文的通信，一般应用于稳定的专用网络。
6. 请简述无连接服务的特点。
无连接服务无需事先建立连接。
计算机网络体系结构
返回本节
第3章 计算机网络体系结构
3.2.4 服务原语
服务原语（Service Primitive）是指服务用户与服务提 供者之间进行交互时所要交换的一些必要信息。 OSI/RM规定了四种服务原语类型，如表3-2所示。
第3章 计算机网络体系结构
本章学习目标
l 了解开放系统互连参考模型中的若干重要概 念 l 熟悉OSI/RM各层协议的功能及基本原理并掌 握传输控制协议TCP
返回本章首页
第3章 计算机网络体系结构
3.1 网络体系结构概述
1974年，美国IBM公司首先公布了世界上第一个计算机 网络体系结构（SNA，System Network Architecture）， 凡是遵循SNA的网络设备都可以很方便地进行互连。 1977年3月，国际标准化组织ISO的技术委员会TC97成 立了一个新的技术分委会SC16专门研究“开放系统互 连”，并于1983年提出了开放系统互连参考模型，即著 名的ISO 7498国际标准（我国相应的国家标准是GB 9387），记为OSI/RM。
返回本节
第3章 计算机网络体系结构
3.4.2 具有最简单流量控制的数据链路层协议
为了使收方的接收缓冲区在任何情况下都不会溢出，最 简单的方法是发方从主机每取一个数据块，就将其送到 数据链路层的发送缓冲区中发送出去，然后等待；收方 收到数据帧后，将其放入数据链路层的接收缓冲区并交 付给主机，同时回应一信息给发送节点表示数据帧已经 上交给主机，接收任务已经完成；发方收到由接收站点 发过来的双方事先商定好的信息，则从主机取下一个新 的数据帧再发送。在这种情况下，收方的接收缓冲区的 大小只要能够装得下一个数据帧即可，这就是最简单最 基本的停止-等待（Stop-and-Wait）协议。
计算机硬件体系结构
3.2 微型计算机主机结构
1) 计算机指令系统
指令：是指计算机执行特定操作的命令。是程 序设计的最小语言单位。
指令构成：操作码+地址码 指令系统：是指一台计算机所能执行的全部指 令的集合。不同型号的计算机有不同的指令系统。 它反映了计算机的处理能力。
指令
分 类
操作码
操作数
结构
操作码 要完成的操作类型或性质
5.双核心CPU的二级缓存 双核心CPU的二级缓存比较特殊，和以前的单 核心CPU相比，最重要的就是两个内核的缓存所保 存的数据要保持一致。
3.2 微型计算机主机结构
3.2.3 总线 总线：是一组连接各个部件的公共通信线路，是计 算机内部传输指令、数据和各种控制信息的高速通 道，是计算机硬件的一个重要组成部分。 总线按所传输信号不同可分为： 数据总线 地址总线 控制总线。
(1) 掩膜式 ROM(Mask ROM) (2) 可编程 PROM(Programmable ROM) (3) 可擦除 EPROM (Erasable PROM) (4) 电可擦 EEPROM(Electrically EPROM) (5) 快擦写 ROM(Flash ROM)
3.2 微型计算机主机结构
操作数 操作的内容或所在的地址
数据传送指令 数据处理指令 •程序控制指令 输入输出指令 其它指令
内存
CPU
＋ － ×÷ And Or……
If Goto……
主机
I/O设备
对计算机的硬件进行管理等
3.5 计算机指令及执行
2 )指令的执行过程
取指令 分析指令 取操作数 执行 回送结果
通常把CPU从内存 并中取出一条指令 并执行这条指令的 时间总和称为指令 周期。
计算机系统结构--《张晨曦、王志英》课后习题参考答案
第1章计算机系统结构的基本概念1.1 解释下列术语层次机构: 按照计算机语言从低级到高级的次序, 把计算机系统按功能划分成多级层次结构, 每一层以一种不同的语言为特征。
这些层次依次为: 微程序机器级, 传统机器语言机器级, 汇编语言机器级, 高级语言机器级, 应用语言机器级等。
虚拟机: 用软件实现的机器。
翻译: 先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序, 然后再在这低一级机器上运行, 实现程序的功能。
解释: 对于高一级机器上的程序中的每一条语句或指令, 都是转去执行低一级机器上的一段等效程序。
执行完后, 再去高一级机器取下一条语句或指令, 再进行解释执行, 如此反复, 直到解释执行完整个程序。
计算机系统结构: 传统机器程序员所看到的计算机属性, 即概念性结构与功能特性。
在计算机技术中, 把这种本来存在的事物或属性, 但从某种角度看又好像不存在的概念称为透明性。
计算机组成: 计算机系统结构的逻辑实现, 包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
计算机实现: 计算机组成的物理实现, 包括处理机、主存等部件的物理结构, 器件的集成度和速度, 模块、插件、底板的划分与连接, 信号传输, 电源、冷却及整机装配技术等。
系统加速比: 对系统中某部分进行改进时, 改进后系统性能提高的倍数。
Amdahl定律: 当对一个系统中的某个部件进行改进后, 所能获得的整个系统性能的提高, 受限于该部件的执行时间占总执行时间的百分比。
程序的局部性原理: 程序执行时所访问的存储器地址不是随机分布的, 而是相对地簇聚。
包括时间局部性和空间局部性。
CPI: 每条指令执行的平均时钟周期数。
测试程序套件: 由各种不同的真实应用程序构成的一组测试程序, 用来测试计算机在各个方面的处理性能。
存储程序计算机: 冯·诺依曼结构计算机。
其基本点是指令驱动。
程序预先存放在计算机存储器中, 机器一旦启动, 就能按照程序指定的逻辑顺序执行这些程序, 自动完成由程序所描述的处理工作。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章 存储、中断、总线与输入输出系统
中断现场包括软件状态 ( 如作业名称和级别，上、下界 值， 各种软件状态和标志等)和硬件状态(如现行指令地址，
实现，代价也很大，就是在中断处理上也没有这种必要。因为 不少中断源的性质比较接近，可以将它们分别归成几类，对每 一类给定一个中断处理程序入口，再由软件转入对相应的中断 源进行处理，这样可以大大简化中断处理程序入口形成硬件。
第3章 存储、中断、总线与输入输出系统
以IBM 370为例，它把中断分成机器校验、管理程序调用、
第3章 存储、中断、总线与输入输出系统
机器校验中断告诉程序发生了设备故障。可用 64 位 机器校验中断码以指明故障原因和严重性，更为详细的中断 原因和故障位置可由机器校验保存区的内容提供。这里包含 有电源故障、运算电路的误动作、主存出错、 通道动作故
障、处理器的各种硬件故障等等。
访管中断是在用户程序需要操作系统介入时，通过执行
第3章 存储、中断、总线与输入输出系统
第 3 章 存储、中断、总线与I/O系统
3.1 存储系统的基本要求和并行系统 3.2 中断系统 3.3 总线系统
3.4 输入/输出系统
第3章 存储、中断、总线与输入输出系统
3.2 中 断 系 统
3.2.1 中断的分类和分级 引起中断的各种事件称为中断源。中断源向中断系统发出 请求中断的申请，称为中断请求。同时可能有多个中断请求，
“访管”指令时发生的，访管原因由“访管指令”中的 8
位码指明。
第3章 存储、中断、总线与输入输出系统
程序性中断是包括指令和数据的格式错、程序执行中出现
异常(非法指令、 目态下使用管态指令、主存访问方式保护、
寻址超过主存容量、 各种溢出、 除数为“0”、 有效位为 0 等)以及程序的事件记录、 监督程序对事件的检测引起的中断 等。 外中断来自机器外部，它包括各种定时器中断、外部信号
第3章 存储、中断、总线与输入输出系统
为处理一个中断请求，必须调出相应的中断处理程序。如 果中断源比较少时， 通过中断系统硬件就可以比较方便地对 每个中断源直接形成相应的中断处理程序入口，进入相应的中 断处理程序。但对中、大型多用途机器，中断源一般可多达数
十至数百个。如果为每个中断源单独形成入口，不仅硬件难以
条件码等状态信息，各种控制寄存器及通用寄存器内容)。通
常采取把分散于CPU各部分的硬件状态集合成程序状态字，然 后由中断响应硬件通过将程序状态字(处理器状态字、换道区) 存到主存指定单元或区域的方式来完成保存。接着，再把新 的程序或进程的程序状态字(处理器状态字、换道区关寄存器和计数器中，
中断及中断键中断。各种定时器中断用以计时、计费、控制等。
外部信号中断主要用于与其他机器和系统的联系。中断键则用 于操作员对机器的干预。这些外中断又可再分成两类：一类是 若未被响应继续保留， 另一类如不响应则不再保留。
第3章 存储、中断、总线与输入输出系统
输入 / 输出中断是 CPU 与 I/O 设备及通道联系的工具，在
程序性、外部、输入/输出和重新启动 6 类。前5类中断只
发生在CPU处于运行状态时，而重新启动不论CPU是处于停止
状态还是处于运行状态都可以发生。这6类中断，它们的旧
PSW和新PSW所在的存贮单元位置都是各不相同的。每类的具 体中断原因可由旧PSW中的中断码进一步指明，或是由中断 期间放在指定存贮单元中的附加信息指明。
存器的内容都保存起来， 这是因为经中断进行的任务切换可
以有两种：一种是整个任务的切换 ( 如某道程序切换到另一 道)，这当然需要把整个通用寄存器的内容都保存起来；另一 种是某道程序调用某个管理程序的切换， 这往往不需要保存 或只需部分保存。 因此，目前对于大多数一般的机器，各种 通用寄存器的内容是由中断处理程序按切换需要来保存的。 这既提高了中断响应的速度，又具有较大的灵活性。当然， 如果主存宽度很宽，一个主存周期又能访问很多字，也有全
第3章 存储、中断、总线与输入输出系统
图 3.7 中断处理次序为 1→2→3→4 的例子
第3章 存储、中断、总线与输入输出系统
表 3.3 中断级屏蔽位举例
第3章 存储、中断、总线与输入输出系统
图 3.8 中断处理次序为 1→4→3→2 的例子
第3章 存储、中断、总线与输入输出系统
3.2.3 中断系统的软硬件功能分配
输入输出操作完成、 I/O通道或设备产生故障时发出。
程序性、 外部、 I/O这 3 类中断的中断码均为 16 位。
重新启动中断是为操作员或另一台 CPU 要启动一个程序
所用。 CPU不能禁止这种中断。
第3章 存储、中断、总线与输入输出系统
3.2.2 中断的响应次序与处理次序
表 3.2 中断级屏蔽位举例
建立起运行新的程序或进程的环境。硬件状态是全部经中断 响应硬件保存，还是部分经它，部分经中断处理程序保存，
要视具体机器的规模和使用场合而作不同的选择。
第3章 存储、中断、总线与输入输出系统
从发出中断请求到进入中断处理程序的中断响应时间是 中断系统的一个重要性能指标，它主要取决于交换程序状态 字的时间。以IBM 370 为例，程序状态字为 64 位，等于它 的长字， 因此交换程序状态字只需经写长字和读长字二次访
这时中断系统需要按事先确定的中断响应优先次序对优先级高
的中断请求予以响应。所谓中断响应就是允许其中断 CPU 现行 程序的运行，转去对该请求进行预处理，包括保存好断点现场， 调出有关处理该中断的中断处理程序，准备运行。 这部分工 作在大多数机器上都是采用交换新旧程序状态字 PSW 的办法实 现的。 当然为了某种需要，中断系统也可以对中断请求进行 屏蔽，使之暂时得不到响应。
存即可。 然而，要经中断响应硬件保存的硬件状态愈多，程
序状态字就愈长，所需的访存次数和时间就愈长，响应速度 就会愈低，尤其是不断增大通用寄存器个数是当前计算机发 展的趋势，像CRAY-1，需保存的向量、标量、地址寄存器的 总位数可达 3900 位。
第3章 存储、中断、总线与输入输出系统
另一方面，中断系统还应具有较大的灵活性。实际上并不是 所有的中断处理都需要把通用寄存器的内容或是全部通用寄