电路设计checklist
PCB的EMC设计checklist
及远依次排布
2.1.13 除光耦、磁珠、隔离变压器、A/D、D/A等器件外，其它器件是否未跨分割区
硬件-原理图布线图-设计审核表
23.当前版本的BOM是否需要变更确认。BOM 版本：_______, ECN:_________
是否免
24.过流保护是否工作正常，是否可靠
25.过压保护是否工作正常，是否可靠
Designedby：
Checkedby：
Approvedby：
是否免
4.元器件标注（名称，标称值，单位，型号，精度等）是否符合要求
是否免
5.元器件摆放和布局是否合理、清晰。
是否免
6.器件间连线是否正确，规范。
是否免
7.电气连线交叉点放置是否合理。
是否免
8.重要的电气节点是否明确标示。
是否免
9.重要网络号是否标准清晰。
是否免
10.是否对特殊部分添加注释。
是否免
11.零件选型是否符合要求（零件封装，可购买性，电压电流是否满足等）。
是否免
5.去耦电容摆放位置是否符合要求。
是否免
6.线宽，线距，GAP是否满足要求。
是否免
7.走线是否存在锐角、直角。
是否免
8.高频信号走线是否符合标准。
是否免
9.是否存在阻抗匹配要求。 阻抗匹配要求：
是否免
10.电源，GND是否符合要求。
是否免
11.器件PAD、焊盘大小是否符合要求。
是否免
12.过孔，通孔是否符合要求。
是否免
19.是否进行长时间可靠性测试（>=48H）。
是否免
20.当前版本是否需要Rework。ECN:___________________
是否免
21.当前版本原理图是否需要变更。原理图版本：________
是否免
22.当前版本PCB布线图是否需要变更。PCB版本：_______， ECN:_________
电气图纸check list
邹光良
14
防雷接地配置平面 屋顶至一层是否有单独引下 图
室外是否有单独接地网 单独讨论是否设置？ 一层进户位置是否有桥架与外管衔接 图面是否有MIS机房位置及弱电桥架是否有到达 MIS机房（两条桥架干线）位置是否有单独电信接地设计
邹光良
2 3
火警系统图 火警全区布置图
外围建筑是否都有纳入整个系统图内 是否有标明火警主机设置位置 除大厅及会议室用预埋方式其他采用明管设置
邹光良 邹光良
4
各层火警平面布置 是否有说明在防火卷帘门处需加设烟感及温感装置 图 平面图是否有备注说明，天花板区域因套图调整增加的设施都涵盖。
火警楼层区域显示器安装位置。（避开门开启位置）
邹光良
12
各层照明配置平面 各机房及变电站灯具设置采用明管(壁挂方式) 图
大厅外雨棚是否有设置灯具及电源 屋顶设备区域是否设置照明 警卫室是否设置屋外投射灯 单独房间现场是否都有配置两个插座 会议室设置单独插座（接电暖气用） 各机房内是否有设置维修专用之电源插座组盘
邹光良
13
各层插座配置平面 码头区是否有设置堆高机充电专用插座 图 伸降月台电源是否有设置
邹光良
建筑外围管线图面
是否有单独设置高压室外管道 1
全区动力配置平面 是否有单独设置低压室外管道 图
邹光良
上海项目电气设计图说 Check List
项次
1
图 名 全区动力配置平面 Check 图面内容项目 图 每个室外建筑是否都有供电进户设计
埋管数量上是否有预留空管2支以上设计 是否有设置弱电外管道系统
变电站、高压开关 是否有设备基础座施作详图 室配置平面图，柜 盘面配置距离各墙面是否有1m距离 体立面图
数字板PCB设计检查check_list
接口电路一般使用专用芯片，是否注意采用光器件或变压器进行隔离、传输匹配、过压过流保护、防雷击等措施。
芯片如有PGND引脚或要求接PGND时，在单板上是否设计了相应的PGND地，并在电源接口处与电源地相连，以防雷击并泄放一次保安单元剩余的电荷。
是否考虑到单板与RF模块接口的输入/输出信号的电平隔离及匹配。
高速并行总线接口是否统一采用推荐优选接口芯片单板上的调试串口是否采用RS232终端并联匹配电阻是否尽可能靠近接收电路，串联匹配电阻是否靠近始端。
输出信号应是否考虑有足够的驱动能力在设计中，正确使用数字地（DGND），模拟地（AGND），电源地（BGND），保护地（PGND）。
单板上电后能否进行自检，并进行一些必要的自环收发、内存读写、芯片测试等功能性的测试，如有异常，指示灯是否指示自检失败，否则开始正常运行。
单板自检故障时，能否将故障原因送主机及调试口在单板上是否有必要的测试点单独引出，以TP1、TP2···等来命名测试点是否包括电源、时钟等。
具有Boundary-Scan的器件，其测试访问端的四个管脚TDI、TDO、TMS 、TCK是否留有测试孔。
CPU的晶振应尽量排布在晶振输入引脚附近。
无源晶振要加几十皮法的电容；有源晶振可直接将信号引至CPU的晶振输入脚。
如果CPU内部自带Watchdog电路，则采用内部的Watchdog，对于系统来说更为安全可靠。
对于CPU的中断输入脚，无论使用与否，应接有上拉或下拉电阻，尽量不要悬空。
对于不用的输入脚，也应尽量照此处理。
专用芯片的应用是否参考了厂家资料给出的推荐电路。
在总线达到产生传输线效应的长度后，是否考虑了匹配关键信号是否引到接插件或预留了测试点PCB、单板软件的版本信息是否都在各自范围内设计，并可上报单板的关键芯片是否支持自测试功能单板、扣板的机械尺寸与信号位置设计是否统一考虑；单板上电后的芯片的初始状态是否固定单板上接插件的间距和位置是否参考同类成熟单板单板所有器件选型是否通过品质和商务清单评审。
流片前的checklist
流片前的Check List◆驱动/负载检查1．要对金属线、via，contact的电流负载能力进行检查；2．检查输出管脚的驱动能力是否足够。
可在仿真时在输出端追加5p 电容为负载（作为PAD的等效电容），观察驱动能力是否足够；3．信号线接到数字PAD之前至少要添加一个W/L为20的buffer以提高驱动能力。
4．在面积允许的情况下，via和contact打越多越好,尤其是input/output部分；◆IO检查1．对IO分类,不同供电电位的IO分开接不同电位的IO power ring.混合信号电路尤其要注意这点；2．检查IO上的IO power ring是否正确接到电源和地上；3．检查各PAD上的pin是否和core里的pin正确连接；4．IO的布局要注意不要将输入弱信号和强信号的IO放置在一起，这样弱信号会受到强信号的干扰。
5．根据PAD连接到core的金属层次确保连接PAD与core。
6. IO PAD间距除要满足设计规则外，还必须满足封装厂的要求，比如最小压焊尺寸（60um*60um），最小中心间距（80um）等。
7.IO直接相连的输出管要保证Drain到Poly足够的距离，大于等于1.5um为宜，或者加上SAB层，以保证足够的ESD可靠性。
8.数字要通过带IO的后仿真，防止发生IO上使能端的连接错误。
9.从自动布局布线软件（如Astro）导出GDS文件，再导入Virtuso 做DRC前，要将版图中得IO替换为Foundry（如smic）提供的完整的IO gds文件导出来的IO库单元中的IO（包括PADFILLER），防止出现额外的逻辑操作层，如HTNWL。
走线检查1．金属连线不宜过长，如果不得已需要长连线可以在中间添加buffer 提高驱动能力；2．数字电路的走线不要经过模拟电路的器件，否则容易引入强干扰，影响模拟电路正常工作。
反之模拟电路走线也不要经过数字电路。
3．数模混合信号电路中模拟电路外边最好加入隔离环，必要时需要用单独的管脚为隔离环接地或接电源电压。
设计Checklist(LSY-TI-EN-02)
深圳市力盛源光电科技有限公司
LSY-QEP-27-01 A/1 电容设计Checklist 编号：LSY-TI-EN-02页码：
型号客户名称/客户型号
是否有客供样板□是□否是否有客供机壳□是□否是否需配颜色□是□否是否需配机壳□是□否是否有其他特殊要求（□有□无）：
图纸名版本设计人确认项目结
果
审核人是否更改
客户确认图□结构/台阶□FPC位□到V A距离□逻辑□填充块□避空FPC □逻辑□过孔□厚度□焊接位错开□和原图对照□走线倒角CG □颜色□尺寸□对位线□标注□CG比FILM大/小0.2
TCK □厚度□是否带OCA□尺寸□正反确认
DS □外围比TP小.0.3，内围比V.A大0.5以上□按客户要求□厚度PORON □外围比TP小0.3，内围比V.A大0.5以上□按客户要求□厚度T-PR □外围比CG外围单边小0.3mm□按客户要求□撕手□材料型号B-PR □外围比V.A单边大0.3mm以上□按客户要求□撕手□材料型号DDB □尺寸□型号□撕手
IC-PR □尺寸
单粒设计图□逻辑□与CG配合□与客户原图对照□图层名称与颜色AG □走线间距□边距□宽度□填充□坐标□对位标□测试块
SK □三角形尺寸□V.A区四周ITO超出尺寸□整版外扩0.5□对位标排版整体
□排版利用率□和单粒核对□四周对位标及型号□PR位置和尺寸
电子图图纸设计人审核人需修改点
是否更
改
是否已发放OCA对位图
TP切割图
AG-LC 切割图
OCA切割图
TP图纸
OK单
备注：。
电子设计硬件信号质量测试Checklist
7
探头地线只接电路板上的地线，不搭接在电路板的正、负电源端
Y□ N□ NA□
8
信号经过多级匹配、驱动的，各级驱动芯片的输入端都测量；
Y□ N□ NA□
9
信号在不同的拓扑点上的情况（例如星形拓扑），其信号质量差异很大，所有输入点的信号质量都测试；
Y□ N□ NA□
电源测试
1
测量电压精度选择Biblioteka 用万用表；Y□ N□ NA□
2
复位芯片实现的复位电路，测试/MR、WDI、WDO等信号；
Y□ N□ NA□
3
复位芯片实现的复位电路，测试复位芯片的电源管脚信号；
Y□ N□ NA□
4
分别测试上电复位、软件指令复位、按键复位等情况；
Y□ N□ NA□
总线测试
1
分别测试测试数据、地址总线读写时序；
Y□ N□ NA□
Y□ N□ NA□
2
测量电源纹波用无源探头，示波器带宽设置20MHz，采用AC耦合。采用靠接测量法；
Y□ N□ NA□
3
电源纹波测量结果展开成波纹状；
Y□ N□ NA□
4
上下电测试分别测试3种情况：1）系统上下电；2）单板拔插；3）电源板拔插；
Y□ N□ NA□
5
使用电流探头需先校准，每测试一个信号都需要校准一次；
Y□ N□ NA□
测试操作
1
测试信号应就近接地；
Y□ N□ NA□
2
测试点选在接收端管脚上测量；
Y□ N□ NA□
3
没有在探头还连接着被测试电路时插拔探头；
Y□ N□ NA□
4
拔插任何探头时都先关闭示波器；
LCM电路图checklist
图纸名称
所参考原理图的名 称：
LCM电路图纸checklist
IC规格书的名称以及版号： 备注：
玻璃规格书的名称以及
版号：
序号 1 2 3 4 5 6
标注部分
原理图中所用的玻璃、IC是否标示 原理图中的玻璃图是否已标出PIN1的位置
3
确认从玻璃端Pin1到最后一个Pin核对网络，每个引脚的网络与IC规格书或者供应商推荐电路一致
□□ □□
4
确认触摸屏封装、背光引脚封装等网络连接正确
重点校对项目 网络部分 ①电源部分：确认VCC、VCI、IOVCC连线正确；
②数据口：确认数据线位数及其设置(eg.IM0、IM1等)正确；
5
③控制端：确认 RESET 、CS、RS、WR、RD、VSYNC、HSYNC、DOTCLOCK、ENABLE等连接正确;
④升压部分：电容选取满足IC规格书或者IC供应商推荐值；
⑤滤波稳压部分：电容选取满足IC规格书或者IC供应商推荐值。
□□ □□
核准
□ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □
□
6
确认二极管，三极管、钽电容、MOS管等极性器件与器件SPEC保持一致。并且确认接法正确。
□□ □
□□
1
确认玻璃端封装和玻璃SPEC的一致性
□□
2
确认客户端封装是否与模组图或客户资料一致
□□
3
触摸屏焊盘封装、背光焊盘封装等引脚命名和顺序是否与模组图一致
4
封装部分 确认玻璃端I/O的PIN脚数与FPC结构图纸的一致性
天语原理图checklist
待确认原设计的
35 36 37 38 39 40 41 42 43 44
Camera连接器封装,pin脚定义,安装方向 RF,BT射频连接器的方向 接口 电池连接器的封装,高度,pin脚定义和MD,PCB确认 Sim卡座的封装,高度,pin脚定义,插入方向 TF卡座封装,高度,pin脚定义 尾插封装型号符合PD,pin脚定义要符合通用标准, 如有圆形耳机接口,其封装,pin脚定义要符合标准 如有键盘板,主板和键盘板连接器封装,型号,pin定 义要正确,物理连接要正确 如是滑盖,翻盖等分板机型,要确认上下板连接器封 装,pin定义,插入方向均正确 触摸屏连接方式和软件确认 所有单面焊盘的连接器(主要是zif连接器),要注意 FPC触点不要画到另一面了. Speaker数量,型号,连接方式 和ID,MD,PCB确认 Receiver数量,型号,连接方式 和ID,MD,PCB确认 MIC数量,型号,连接方式 和ID,MD,PCB确认 马达数量,型号,连接方式和ID,MD,PCB确认 外设 LCD数量,型号 和ID,MD,PCB确认 Camera数量,型号,成像方向 和ID,MD,PCB确认 Camera , , ID,MD,PCB 闪光灯,七彩灯型号,封装,位置 和ID,MD,PCB确认
原理图check list V0.3 原理图
序号 部分 1 2 3 4 5 6 7 8 9 10 检查内容 结果 Pass Fail Pass Pass NC NC Pass NC NC NC 备注 原理图美观整洁,方便阅读 原理图右下角的项目说明要正确 DRC应该没有错误 DRC的warning不影响功能 所有器件均和最新DATABASE同步 所有新器件均已申请料号,SCH,PCB,MD统一无误 changelist里的条目逐条审核 总体 原理图要注明器件摆放的指导位置 原理图要注明可能出错的地方和疑问点 改动的器件必须和PCB,MD确认 原理图中对于0603、0805等特殊封装需注明 新器件原理图封装需逐一核对
CHECKLIST EE原理图设计检查
有支持I2C的设计需求，要事先规划好系统I2C拓扑，在芯片选型 19 时要考虑预留逻辑空间。（BMC如果I2C资源够用，CPLD单独占用
一组I2C总线）
三、USB
Item Number
检查项目
Designer Check OK NG
关于RJ45接头中的LED，建议Symbol中能体现出二极管的极 8 性，注意State和ACT两个信号的接法
9
注意不同颜色LED指示内容(Active/Link/Speed)是否和产品需求 、机构丝印一致
在使用多Port RJ45/SFP/SFP+时，注意LED和端口的对应关系。 10 Layout过程中调线时，尤其注意不仅要调整总线，对应的LED也
10 单板上同一电源和地名称要统一
单相PWM driver 的BOOT Pin与phase端接0.1uF电容.核对BOOT电 11 容，是否耐压值为50V 12 H-side Gate上预留0ohm电阻. 13 Feedback电路设置是否准确
GND和AGND电路要分开,但最后要通过一点进行连接。如果是 14 chipset的 AGND电流很大，可直接与GND相连，不需要连接0OHM,
否则通流不够。 15 PWROK的Pull high要用本身的power去做。
第一次画power原理图要加上GAP,方便调试。（所有Power的 16 Enable信号可以预留一个Gap，方便Power调试）
有些模块线路copy过来后，需要注意AGND属性要更改，最好能赋 17 予net名字,比如经常会遇到两个P1V1的AGND起的名字一样。
EE原理图设计 Check List -J
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
checklist
原理图
Yes NA
原理及电气连接
改版本时是否对照上一版本进行检查 连线，将两份原理图都打印出来
逐个检查。
电源，地，及信号网络标号命名要正确规范一致，例如不能将同个电源标
成3.3V和+3.3V两个标号
对照上一版本检查 阻值，容值是否正确，有改动部分标明。
对照上一版本检查 器件型号是否正确，有改动部分标明。
检查原理图上极性器件如二极管，电解电容等是否接反。
检查原理图元件的逻辑符号管脚是否和PCB 封装一一对应，特别是IC 类。
连接器互连信号是否匹配，是否保障较短的接地回路
连接器需注明用途，功能等。
信号源端与终端是否电平匹配，扇入或扇出电流驱动能力足够
IC输入若不用是否通过电阻接地或上拉，PLD 不用的IO 置为输出低电平。
PLD 如重新编译检查PinOut 定义是否改变，原理图是否已修订
震荡电路是否设计正确以确保可靠的起振
上电复位电路是否设计正确以确保可靠的上电复位及顺序
看门狗电路能否在测试或诊断时可关闭
元器件标称电压是否符合
CMOS 电路是否确保无锁死（latch-up)可能
电源功耗及电流是否符合设计要求
取样电容规格材质容值的选择是否符合设计要求，Cs的正常范围在2.2nf-50nf之间，可根据面板的材质与和厚度来选取合适的Cs。
可采用XR7和XR5材质电容 COG材质电容对测量的稳定性最高，不可选用Y5R材质电容
应使用一个优质的线性稳压器为芯片的电源引脚供电
如果一个LED 靠近感应器且LED 的任何一端会变化为非低阻的状态，则必须用一个1nF 的电容来滤波电磁兼容
时钟及输入输出信号是否串接电阻
传输线，差分线阻抗匹配电阻是否设计
去耦电容是否设计，以确保低电源噪声
电源引入是否有噪声滤波（如用KK 或LC 滤波）电气安全
非SELV 是否采用符合安规的元器件PCB
原理
感应器线路中所有的无源元件在物理空间条件允许的条件下应尽可能靠近感应控制器芯片布置。
如果电极用于检测手指的话，电极应该是8 到10mm 的方块或圆片
避免在自耦感应电极的下方铺地或走线。
在感应电极的同层放置线网或实体地包围着电极是有益的，但这种包围应在距离电极1/2T(面板厚度的一半)的位置之外。
这种包地的不利的一面在于它提供一个极易由水滴构成电极到地的桥接的可能，这种桥接带来的电容变化非常接近一个按键动作，因此在潮湿的条件下，应避免采用这种包地。
自耦类型的感应器到控制器的连线在不影响RC 时间常数的前提下应该越细越好。
该连线应小于150mm，更长的连线会引入噪声并减低感应敏感度。
相邻感应器的连线互相之间越远越好。
最佳的原则是保持相邻连线之间的距离是面板厚度的一半以上。
要注意连线也是对触摸敏感的，它就是感应器的一部分。
当感应器在距离感应位置最近的布线层时，连线的最佳布线是在离感应器最远的那一层。
对照上一版本检查 器件decal 是否正确，有改动部分标明。
检查版本号，日期，名称是否正确。
规格，板厚，材料，铜厚，
表面处理，钻孔表是否标注
电磁兼容
电源及地线铺铜是否完整，如有分割是否避免关键敏感信号跨越
电源及地线是否避免形成环路
铺铜是否未形成死铜（非电源，地或信号）
去耦电容是否最近安放，看门狗电路及复位芯片远离对外接口电路
（推荐距离≥1000mil）
隔离用器件如磁珠、变压器、光藕，桥接的器件
（电阻、电容、磁珠等）有否放在分割线上，且两侧分开，
A/D、D/A器件是否放在模拟、数字信号分界处，避免模拟、数字
信号布线交叠
数字电路与模拟电路、高速电路与低速电路、干扰源与敏感电路是否分开
布局
晶体、晶振、继电器、开关电源等强辐射器件或敏感器件
是否远离单板对外接口连接器放置，推荐距离≥1000mil；
晶振下是否无走线，尽量包地铜，且走线最短，焊接面避免放置敏感器件
或强辐射器件
时钟输出的匹配电阻是否靠近晶振或时钟驱动电路的输出脚
（推荐距离≤1000mil）
差分信号线是否严格遵循差分布线规则：并行、同层、等长；
不同差分对之间距离满足3W原则；
关键信号传输线（长度>20cm/ns*Tr/6)是否仿真
结构性
外形尺寸，固定孔，连接器尺寸及位置是否正确
孔及边的清空区是否足够，孔是否电气隔离。
大型零部件外框及高度是否无干涉
如需特殊安装的零件，器件封装是否正确
面板的材料越厚，信噪比就越糟糕！因此，尽量降低面板的厚度。
高介电
常数的材料更适合做面板因为这会提高信噪比。
当研究面板材料和基材的叠放的情况的时候，通常建议用透明胶或其他方
式将基材与面板紧密地粘接在一起透明胶可选用3M type 467MP
电气安全
电源线宽度厚度是否满足电流要求
爬电距离，绝缘距离是否足够
DFM
光学对准点是否设计
零件间距离是否满足贴装或插装工艺要求
丝印是否未与焊盘重叠,焊接后是否可见，字体朝向单一或两个方向BOM
BOM表与源文件是否一致，源文件是否最终版本
BOM数据是否完整
新零件号有无重复编号
元器件选用的可获得性好，无将要过期或淘汰零件。