模拟CMOS集成电路设计复习提纲PPT课件
合集下载
CMOS 模拟集成电路课件完整
反偏电压将使耗尽区变宽，从而降低了有效沟道深度。因此，需 要施加更大的栅极电压以弥补沟道深度的降低，VSB偏压会影响 MOSFET的有效阈值电压VTH。随着VSB反偏电压的增加导致VTH的增 加，这种效应称为“体效应”。这种效应也称为“衬底偏置效应” 或“背栅效应”。
VTHN VTHN0
2qsi Na Cox
VGS 1 0 1.0 VDS 2 0 5
.op .dc vds 0 5 .2 Vgs 1 3 0.5 .plot dc -I(vds) .probe
*model .MODEL MNMOS NMOS VTO=0.7 KP=110U +LAMBDA=0.04 GAMMA=0.4 PHI=0.7
.end
Systems
Ch13 开关电容电路
Ch14 DAC/ADC
complex Ch10 运算放大器 Ch7 频率响应
Ch11 稳定性和频 率补偿
Ch8 噪声
Ch12 比较器 Ch9 反馈
Ch3 电流源电流镜 simple Ch4 基准源 Circuits
Devices
Ch5 单级放大器 ch2 MOS器件
*Output Characteristics for NMOS M1 2 1 0 0 MNMOS w=5u l=1.0u
VGS 1 0 1.0 VDS 2 0 5
设计
属性/规范
系统/电路1
系统/电路2 系统/电路3
……
一般产品描述、想法 系统规范要求的定义
系统设计 电路模块规范定义
电路实现 电路仿真
否
是否满足系统规范
是 物理（版图）设计
物理（版图）验证
寄生参数提取及后仿真
否
是否满足系统规范
VTHN VTHN0
2qsi Na Cox
VGS 1 0 1.0 VDS 2 0 5
.op .dc vds 0 5 .2 Vgs 1 3 0.5 .plot dc -I(vds) .probe
*model .MODEL MNMOS NMOS VTO=0.7 KP=110U +LAMBDA=0.04 GAMMA=0.4 PHI=0.7
.end
Systems
Ch13 开关电容电路
Ch14 DAC/ADC
complex Ch10 运算放大器 Ch7 频率响应
Ch11 稳定性和频 率补偿
Ch8 噪声
Ch12 比较器 Ch9 反馈
Ch3 电流源电流镜 simple Ch4 基准源 Circuits
Devices
Ch5 单级放大器 ch2 MOS器件
*Output Characteristics for NMOS M1 2 1 0 0 MNMOS w=5u l=1.0u
VGS 1 0 1.0 VDS 2 0 5
设计
属性/规范
系统/电路1
系统/电路2 系统/电路3
……
一般产品描述、想法 系统规范要求的定义
系统设计 电路模块规范定义
电路实现 电路仿真
否
是否满足系统规范
是 物理（版图）设计
物理（版图）验证
寄生参数提取及后仿真
否
是否满足系统规范
CMOS模拟集成电路分析与设计 ppt课件
如果栅电压为负，则耗尽层变薄，栅 与衬底间电容增大。
对于大的负偏置，则电容接近于CGC。
PPT课件
24
1.2 MOS管的极间电容(1)
G
S
C1
C2 C4
C3
Cbs
反型层 耗尽层
d
L
d
p型衬底
D
Cbd
PPT课件
25
1.2 MOS管的极间电容(2)
栅与沟道之间的栅氧电容：
C2=WLCox，其中Cox为单位面积栅氧电容εox/tox；
CMOS模拟集成电路分析与设计
主讲教师：吴建辉 Tel：83795677
E-mail：wjh@
PPT课件
1
教材及参考书
教材：
吴建辉编著：“CMOS模拟集成电路分析与设 计”(第二版)，电子工业出版社。
参考书：
Razavi B: Design of analog CMOS integrated circuits
11
1、有源器件
主要内容：
1.1 几何结构与工作原理 1.2 极间电容 1.3 电学特性与主要的二次效应 1.4 低频及高频小信号等效模型 1.5 有源电阻
PPT课件
12
1.1 MOS管几何结构与工作原理(1)
B p+
G
tox
S
D
G D
n+
n+
p+
n阱 p型衬底
(a)
S
B
p+
n+
W
多晶
d p+接触孔
PPT课件
3
模拟电路与模拟集成电路
分立元件音频放大电路
晶体管数 匹配性 电阻值 电容值 寄生效应影响
《CMOS集成电路基础》课件
智能传感器和可 穿戴设备的普及
随着智能传感器和可穿戴设 备的普及，CMOS集成电路 将在这些领域发挥重要作用 ，实现更高效、更低功耗的 数据采集和处理。
神经网络和类脑 计算的发展
CMOS集成电路将在神经网 络和类脑计算领域发挥重要 作用，推动人工智能技术的 进一步发展。
系统级芯片的广 泛应用
随着系统级芯片的广泛应用 ，CMOS集成电路将与不同 芯片和模块进行集成，实现 更高效、更低功耗的系
晶圆制备
将高纯度硅材料加工成晶圆， 作为集成电路的基底。
薄膜沉积
在晶圆表面沉积所需厚度的薄 膜，形成各种有源和无源器件
。
光刻与刻蚀
通过光刻技术将设计好的电路 版图转移到晶圆表面，然后进
行刻蚀，形成电路图形。
掺杂与退火
通过掺杂工艺在晶圆中引入不 同元素，形成PN结和导电通
道，并进行退火处理。
03
每个逻辑门电路由NMOS和PMOS晶体管组成，形成反相器或与门、或门等基 本逻辑门。
工作原理
01
CMOS集成电路的工作原理基于 NMOS和PMOS晶体管的开关特 性。当输入信号发生变化时， NMOS和PMOS晶体管会交替导
02 通和截止，从而实现逻辑功能。
CMOS电路的电压摆幅较小，因 此功耗较低。此外，CMOS电路 还具有噪声容限高、抗干扰能力 强等优点。
我们应该如何学习和掌握CMOS集成电路技术
理论与实践结合
在学习过程中，应注重理论与实践相结合 ，通过实验和项目实践加深对理论知识的
理解。
持续学习与更新知识
随着技术的不断进步，应保持持续学习的 态度，关注新技术、新工艺的发展，不断 更新自己的知识储备。
培养问题解决能力
模拟CMOS集成电路设计复习提纲(课堂PPT)
Summary # 20
西电微电子：模拟集成电路设计
共源共栅级的输出阻抗（3）
Rup gm3ro3ro4
Rup
Rdown gm2ro2ro1
Rdown
Rout Rup || Rdown
Av0 g R m1 out
gm1 gm2ro2ro1 || gm3ro3ro4
Summary # 21
gm1 ro2 || ro1
Summary # 13
西电微电子：模拟集成电路设计
二极管接法MOSFET负载的共源级
Rup Rdown
Rup
1 gm2
Rdown ro1
Rout
Rup
|| Rdown
1 gm2
|| ro1
ro1 1 gm2ro1
1 gm2
(
1 gm2
ro1 )
Av0
Vout Vin
Summary #2
西电微电子：模拟集成电路设计 华大微电子：模拟集成电路设计
MOSFET的I-V特性
饱和区：I D
1 2
Cox
W L
VGS
Vth 2
沟长调制：I D
1 2
Cox
W L
VGS
Vth
21
VDS
线性区：I D
Cox
W L
VGS
Vth VDS
1 2
VD2S
深线性区：I D
Rout Rup || Rdown (RD || ro )
Vout Vin
gmRout
gm (RD
|| ro )
gmRD (RD ro )
Summary # 12
西电微电子：模拟集成电路设计
模拟CMOS集成电路设计课件
医学图像处理、音频处理
PPT学习交流
6
5
2、集成电路工艺
速度高， 功耗大， 集成度低
最早MOS工 艺，速度低
超高速、高频 IC
光电集成器件
主流工艺，集 成度高、功耗 低、速度快、 抗干扰性强
PPT学习交流
7
6
CMOS工艺
B
S
G
D
B
S
G
D
n+
n+
p+
p+
p 型衬底
n 型阱
n 阱CMOS工艺
B
S
G
D
20
沿沟道x点处的电荷密度为： 沟道x点的电势，以源级为参考点
电流为：
载流子为电子，电荷为负，电荷运动方向与电流 方向相反
其中： 得到：
v＝μE μ为载流子的迁移率，E为电场 E＝－dV(x）/dx
PPT学习交流
22
21
在整个沟道长度内积分得：
由于ID沿沟道方向是常数，因此：
电流随VGS的 增大而增加
漏极的反型层消失，出现由耗尽层
构成的夹断区。
➢电子沿沟道从源极向漏极运动，达
到夹断区边缘时，受夹断区强电场
的作用，很快漂移到漏极。 B
➢VDS的变化主要体现在夹断区上，
p+
对沟道长度和沟道内的场强影响不
大，因此可以近似认为沟道电流保
p-
持恒定。
VDS
-+
-+
VGS
G
S
D
n+
n+
夹断区
PPT学习交流
20
19
2、NMOS 管IV特性推导与分析
PPT学习交流
6
5
2、集成电路工艺
速度高， 功耗大， 集成度低
最早MOS工 艺，速度低
超高速、高频 IC
光电集成器件
主流工艺，集 成度高、功耗 低、速度快、 抗干扰性强
PPT学习交流
7
6
CMOS工艺
B
S
G
D
B
S
G
D
n+
n+
p+
p+
p 型衬底
n 型阱
n 阱CMOS工艺
B
S
G
D
20
沿沟道x点处的电荷密度为： 沟道x点的电势，以源级为参考点
电流为：
载流子为电子，电荷为负，电荷运动方向与电流 方向相反
其中： 得到：
v＝μE μ为载流子的迁移率，E为电场 E＝－dV(x）/dx
PPT学习交流
22
21
在整个沟道长度内积分得：
由于ID沿沟道方向是常数，因此：
电流随VGS的 增大而增加
漏极的反型层消失，出现由耗尽层
构成的夹断区。
➢电子沿沟道从源极向漏极运动，达
到夹断区边缘时，受夹断区强电场
的作用，很快漂移到漏极。 B
➢VDS的变化主要体现在夹断区上，
p+
对沟道长度和沟道内的场强影响不
大，因此可以近似认为沟道电流保
p-
持恒定。
VDS
-+
-+
VGS
G
S
D
n+
n+
夹断区
PPT学习交流
20
19
2、NMOS 管IV特性推导与分析
模拟cmos集成电路设计拉扎维MOS器件物理基础PPT课件
定义从D流 向S为正 PMOS管电流驱动能力比NMOS管差 0.8 m nwell：p=250cm2/V-s, n=550cm2/Vs 0.5 m nwell：p=100cm2/V-s, n=350cm2/V-
第23页/共61页
跨导gm
VGS对IDS的控制能力 IDS对VGS变化的灵敏度
gm ID VGS VDS cons tant
• 直流关系式－I/V特性 • 交流关系式－小信号电路中的参数
第6页/共61页
MOS管简化模型
简化模型——开关 由VG控制的一个开关
第7页/共61页
MOS管的结构
Bulk（body）
源漏在物理结构上是完全对称的，靠什么区分开？
提供载流子的端口为源，收集载流子的端口为漏
最重要的工作区域？
受VG控制的沟道区
• 小信号模型 • 信号相对于偏置工作点而言比较小、不会显著影响偏置工作点时用该模型简化计算 • 由gm、 gmb、rO等构成低频小信号模型，高频时还需加上 CGS等寄生电容、寄生电阻（接触孔电阻、 导电层电阻等）
沟道电荷的产生
当VG大到一定 程度时，表面势 使电子从源流向 沟道区 VTH定义为表面电 子浓度等于衬底 多子浓度时的VG
第12页/共61页
阈值电压
0 栅与衬底功函数差
COX
OX
TOX
常通过沟道注入把VTH0调节到合适值 工艺确定后，VTH0就固定了，设计者无法改变
第13页/共61页
I/V特性－沟道随VDS的变化
第3页/共61页
掌握器件物理知识的必要性
• 数字电路设计师一般不需要进入器件内部，只把它当开关用即可 • AIC设计师必须进入器件内部，具备器件物理知识
• MOS管是AIC的基本元件 • MOS管的电特性与器件内部的物理机制密切相关，设计时需将两者结
第23页/共61页
跨导gm
VGS对IDS的控制能力 IDS对VGS变化的灵敏度
gm ID VGS VDS cons tant
• 直流关系式－I/V特性 • 交流关系式－小信号电路中的参数
第6页/共61页
MOS管简化模型
简化模型——开关 由VG控制的一个开关
第7页/共61页
MOS管的结构
Bulk（body）
源漏在物理结构上是完全对称的，靠什么区分开？
提供载流子的端口为源，收集载流子的端口为漏
最重要的工作区域？
受VG控制的沟道区
• 小信号模型 • 信号相对于偏置工作点而言比较小、不会显著影响偏置工作点时用该模型简化计算 • 由gm、 gmb、rO等构成低频小信号模型，高频时还需加上 CGS等寄生电容、寄生电阻（接触孔电阻、 导电层电阻等）
沟道电荷的产生
当VG大到一定 程度时，表面势 使电子从源流向 沟道区 VTH定义为表面电 子浓度等于衬底 多子浓度时的VG
第12页/共61页
阈值电压
0 栅与衬底功函数差
COX
OX
TOX
常通过沟道注入把VTH0调节到合适值 工艺确定后，VTH0就固定了，设计者无法改变
第13页/共61页
I/V特性－沟道随VDS的变化
第3页/共61页
掌握器件物理知识的必要性
• 数字电路设计师一般不需要进入器件内部，只把它当开关用即可 • AIC设计师必须进入器件内部，具备器件物理知识
• MOS管是AIC的基本元件 • MOS管的电特性与器件内部的物理机制密切相关，设计时需将两者结
《CMOS集成电路》PPT课件 (2)
采用电流源负载的共源级
ID 1
0 . 5 μnCO X
W L
( 1
Vi n
VTH1)2( 1λ
Vo u t)
I1
Ij
Cj
由上式可知:若I1为理想恒流,Vin↑,则 Vout↓
也可以这样理解: 静态时, I1=ID1,V0为一确定的 静态电压,Ij= 0。Vin↑,ID1↑,Ij=I1ID1<0,Cj(可以理解成是负载电容,也可以理解成 是寄生电容)放电,V0↓,反之, Vin↓,ID1↓, I =I - j 1 单级放大器 ID1>0,Cj充电,V0 ↑
≈
RD
+1
、
IX 1+(gm + gmb)r0 (gm + gmb)r0 gm + gmb
单级放大器 Ch. 3 # 12
MOS二极管连接负载的共源极
Rin=[1/(gm2+gmb2)]//r0
2
NMOS负载时
Rin=(1/gm2)//r
02
PMOS负载时
单级放大器 Ch. 3 # 13
MOS二极管连接负载的共源极（ λ＝0 ）
易见，M1的输入电压范围也很窄!
单级放大器 Ch. 3 # 18
具有阶跃偏置电流的二极管连接器件
在数字电路中,NMOS、PMOS 的栅极在开关导通时分别接“1”、 “0”电平,截止时刚好相反,两种开 关并联即构成CMOS传输门。
• 若 I1 越来越小, VGS 越来越接近 VTH • I1越来越接近 0时, 忽略漏电流的影响, 我们有：
g m ro 1
2 μnCo xID
W L
1
1
λ1ID
W •L ID
模拟CMOS集成电路设计精粹ppt1
低电流时MOST工作在弱反型区说明沟道电导率很小。实际上此时沟道已经不存在了。 流过沟道的漂移电流，现在变成了扩散电流，这时的模型变得截然不同。模型的表达 式是指数特性，而不是平方率特性。更重要的是，要知道在什么区域弱反型区逐渐代 替强反型区。实际上这个区域很宽，也叫中等-反型区。对于设计者来说，知道两个 区域转变时VGS-VT的值，特别是电流的大小很重要。
通常需要用多大的VGS值？在高端，不让器件进入大电流区或速度饱和区，要远离速度饱和区的 转变点。后面将计算该转变点VGS-VT的近似值，当前的工艺大约为0.5V。在低电流端，也不想使用弱 反型区。∵该区域中电流和跨导的绝对值变得特别小，这时noise很大，另外电路速度也很低。在某 种情况下可能允许低信噪比和低速度，如生物学应用和生医探头。在其它大部分应用中，需要更好的 信噪比，更高的速度，这时希望器件工作在接近弱反型区的地方，但不是弱反型区里面，典型值VGSVT为0.15～0.2V。下面给出这样设计的原因。
先来研究一下线性区。 在很多应用场合，MOST只是用于简单的开关。VDS很小，MOST工作在线性区（也称欧姆区）。在 这个区域，MOST晶体管实际上是一个小电阻，提供了线性的V-A特性。此时沟道两端即源端和漏端有 相同的导电能力。 接下来研究一下这个电阻的精确阻值是多少？
对于很小的VDS，看一下图中的左下角，IDS～VDS曲线是线性的，MOST工作特性表现为电阻。 KP：工艺参数，属于特定的CMOS工艺 A/V2
既然我们已知如何描述一个处在中间电流区（强反型区）的MOST管，下面重点研究低电流区（弱 反型区）和大电流区（速度饱和区）的晶体管，希望找出在这些区域转变时的VGS的临界值。在低电 流时得到了弱反型区，也叫低阈值区，∵大多数情况下，它的输入电压<VT。亦叫指数区，∵电流-电 压特性呈指数关系，比例系数是nkT/q，很接近于双极型管的kT/q。k是玻尔兹曼常数，q是电子的电 量，∴在300k（27℃），kT/q≈26mv。和双极型管的区别还是前面提得的n，n取决于偏置电压，其值 不精确，这与双极型器件相比时，MOST的一个不利因素。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
共源级
• 电阻负载 • 电流源负载 • 二极管接法的MOSFET负载 • 源级负反馈
Summary #9
共源MOSFET
V gs V 1 V in
R out
V out I out
| V in 0
V in 0 时，
I out
V out ro
R out r o 单管增益
V out V in
Rt ro1 ro2 ( g m2 g mb2 )ro2ro1
Rt
( g m2 g mb2 )ro2ro1
gm2ro2ro1 （忽略衬偏效应）
Rout g m3ro3 Rt
g m3ro3 g m2ro2ro1
Summary # 20
共源共栅级的输出阻抗（3）
Rup g m 3ro3ro 4
华大微电子：模拟集成电路设计
复习提纲
Summary #1
华大微电子：模拟集成电路设计
第二章 器件模型
• MOSFET的I-V特性
– 饱和区电流公式 – 线性区电流公式 – 沟道长度调制效应
• MOSFET的小信号模型
– 低频小信号模型：图2.36
• gm、ro的表达式
– 完整小信号模型：图2.38
g m1 g m2
Summary # 14
带源极负反馈的共源级
Rup Rdown
Gm
gm 1 gmRS
Rup RD
Rdown gm1ro1RS
Rout Rup || Rdown RD (Rdown Rup)
Av0
GmRo
ut
1
gm gmRS
RD
RD RS
(gmRS 1)
Summary # 15
MOSFET小信号模型（2）
• 考虑衬偏效应时的低频小信号模型 • 用于计算输出电阻、低频小信号增益
Summary #6
完整的MOSFET小信号模型
• 用于计算各节点的时间常数 • 找出极点
Summary #7
第三章 单级放大器
• 共源级 • 共漏级 • 共栅级 • 共源共栅级
Summary #8
g m ro
Summary # 10
二极管接法的MOSFET
R out
1 gm
1 ro
1 gm
(g m ro 1 )
Summary # 11
带电阻负载的共源级
Rup Rdown
Rup R D
R down ro
R out R up || R down ( R D || ro )
V out V in
折叠点看r进 o1||rI2 去的电阻为
A v0gm 1Rout
Summary # 22
第四章 差分放大器 • 差分放大器的输出电阻 • 差分放大器的增益 • 输入共模电平Vin,CM的范围
Summary # 23
差分放大器的输出阻抗与增益（1）
Rout＝RD || ro1
Av 0
g m1Rout
Rup
Rdown g m 2 ro 2 ro1
Rdown
Rout Rup || Rdown
Av0 g m1Rout
g m1 g m 2ro2ro1 || g m3ro3ro4
Summary # 21
折叠共源共栅的输出电阻与增益
Rou trI1||gm 2ro2ro1
Rou trI1||gm 2ro2ro1||rI2
ro
1 ID
2 I D C ox
W L
g m ro
2 V dsat
1
2
C
ox
W L
ID
1 L
Summary #4
华大微电子：模拟集成电路设计
MOSFET小信号模型（1）
• VBS=0时的低频小信号模型 • 用于计算输出电阻、低频小信号增益
Summary #5
华大微电子：模拟集成电路设计
共漏MOSFET（源跟随器）
RS||ro
Rout
gm
1 g mb
Av0
1 R S || ro
gm g m g mb
Summary # 16
共栅管的输入电阻
V1 0 VX
Vbs 0 VX
RDIX ro IX (gm gmb)VX VX
VX
RD ro
IX 1 (gm gmb)ro
g m Rout
gm (RD
|| ro )
g m R D (R D ro )
Summary # 12
电流源负载的共源级
R up ro 2
R down ro1
Rup Rdown
R out R up || R down ro 2 || ro1 Av0 g m1Rout
g m1 ro 2 || ro1
共栅管用做电流放大器 没必要计算其电压放大倍数
Summary # 17
共栅管的输出电阻
参考源极负反馈电阻的
共源级
Rup Rdown
R out
VX IX
R up
|| R down
R up R D
R down R S ro ( g m g mb ) ro R S
( g m g mb ) ro R S
Summary # 18
共源共栅级的输出阻抗（1）
参考源极电阻负反共 馈源 的级电路 Rout ro1 ro2 (gm2 gmb2)ro2ro1 (gm2 gmb2)ro2ro1 gm2ro2ro1 （忽略衬偏效应）
Summary # 19
共源共栅级的输出阻抗（2）
参考源极电阻负反馈的 共源级电路
Summary #2
华大微电子：模拟集成电路设计
MOSFET的I-V特性
饱和区：
ID
1 2
C ox
W L
V GS
V th 2
沟长调制：
ID
1 2
C ox
W L
V GS
V th 2 1
V DS
线性区：
ID
C
ox
W L
V
GS
V th V DS
1 2
V
2 DS
深线性区：
I D
C ox
W L
V GS V th V DS
线性电阻：
R on
C
ox
W L
1 V GS
V th
Summary #3
华大微电子：模拟集成电路设计
几个常用的表达式饱和区：ID源自1 2Cox
W L
V GS
V th 2
V dsat V GS V th
gm
C ox
W L
V dsat
2ID V dsat
Summary # 13
二极管接法MOSFET负载的共源级
Rup Rdown
1 R up g m 2
R down r o 1
R out R up | R down
1 g m2
| ro1
ro1
1 g m 2 ro1
1
g m2
1
( g m2
ro1 )
A v0
V out V in
g m 1 R out
g r m1 o1RD RD ro1