第七章 CMOS工艺

n阱 （n-well）
说明
• N阱工艺的起始材料是p衬底，首先进行的 是n阱扩散，这时放置p型MOSFET所必须的 。深度扩散需要用磷。没有露出部分可以 防止n型杂质磷的进入。
• B第二步是确定有源区（放置晶体管的区域 ），采用的是本地氧化（LOCOS）。一层氮 化硅被淀积在表面，它和先前的n阱区域有 对应的位置图形关系。 • C覆盖氮化硅的部分不会被氧化。经过一段 长时间的氧化过程后，一层很厚的氧化层 就会出现在晶体管之间，这层厚氧化层用 于实现晶体管之间的隔离
集成电路的工艺技术
• 什么是工艺？什么工艺过程？
– 工艺：将原材料或半成品加工成产品的工作，方法 或技术 – 工艺过程：工业品生产中，从原材料到制成品的各 项工作的程序
• 集成电路制造工艺相关的技术
– – – – 外延生长技术 光刻技术 刻蚀技术 扩散，离子注入技术
集成电路制造过程示意图
设计 掩膜版 芯片制造 单晶材料 装配 检测
p阱 （p-well）
n阱 （n-well） 衬底
LOCOS氧化（局域氧化隔离）
SiO2
SiO2 SiO2
p阱 n阱 （p-well） （n-well） 覆盖氮化硅的部分不会被氧化。经过一段长 时间的氧化过程后，一层很厚的氧化层就会 衬底 出现在晶体管之间，这层厚氧化层用于实现 晶体管之间的隔离。去掉氮化硅层，便完成 LOCOS隔离工艺 SiO
NMOS
CMOS反相器的工作原理
vi
负载管
0 vo
t
输入管
0
t
• 两个MOS管的开启电压VGS(th)P<0， VGS(th)N >0，通常为了 保证正常工作，要求VDD>|VGS(th)P|+V GS(th)N。若输入vI为低 电平(如0V)，则负载管导通，输入管截止，输出电压接近 VDD。若输入vI为高电平(如VDD)，则输入管导通，负载管 截止，输出电压接近0V。 • 综上所述，当vI为低电平时vo为高电平；vI为高电平时vo 为低电平，电路实现了非逻辑运算，是非门——反相器。
二氧化硅材料的特有生长方法—氧化
• 氧化是什么？
– 一种在硅片表面生长氧化硅层的芯片制造工艺
SiO2
Si
氧化前的硅片
氧化 氧化
Si 氧化后的硅片
二氧化硅的生长过程
氧化的方法
• 氧化的主要方法
– 干氧氧化：在高温下氧气和硅反应生成二氧化 硅的氧气方法
– 水蒸气氧化：高温水蒸气与硅发生反应的氧化 方法
• 正胶在曝光前不溶而曝光后可溶的光敏化合物
光刻工艺的流程示意图
平行光源
掩膜
照明区 光刻胶（正胶） 待蚀薄膜 衬底
显影
刻蚀后的薄膜
几种常见的光刻
• 接触式光刻
– 缺点是容易损伤掩膜版和光刻胶膜
• 接近式光刻
– 缺点是分辨率降低
• 投影式光刻
– 利用透镜或反射镜将掩膜版上的图形投影到衬底上 – 为提高分辨率，在投影曝光中每次只曝光硅片的一 小部分，然后利用扫描和分步重复的方法完成对整 个硅片的曝光
化学气相淀积
• 集成电路中所用的有关方法
• 单晶硅的化学气相淀积
– 在单晶衬底上生长单晶材料层的工艺也称为外延 – 生长有外延层的衬底片叫做外延片
• • • •
二氧化硅的化学气相淀积 多晶硅的化学气相淀积 氮化硅的化学气相淀积 金属有机物化学气相淀积
二氧化硅
• 特点：极好的绝缘材料，能很好的附着在大多数材料上， 可以生长在硅上 • 二氧化硅的作用 – MOS器件的绝缘栅介质 – 扩散时的掩蔽层，注入离子的阻挡层 – 集成电路的隔离介质材料 – 电容器的绝缘介质材料 – 多层金属互连层之间的介质材料层 – 对器件和电路进行钝化的钝化层材料
• g开过孔前，需要用CVD方法在整个晶圆上 产生一层厚的氧化层，因此先放置光掩膜 以确定过孔的位置，然后进行干氧化蚀刻 • h用蒸汽或溅射方法在晶圆上形成薄薄的铝 层，然后放置掩膜并蚀刻以形成内部链接
• 接触与互连
– 在集成电路制造过程中，不仅要使各个器件之间 在电学上相互隔离而且还要根据电路的要求，通 过接触孔和互连材料将各个独立的器件连接起来 ，实现集成电路的功能
CMOS 工艺流程
• 阱的种类
– N阱 – P阱 – 双阱

n+
n+
SiO2
p+
p+
衬底
p阱 （p-well）
n阱 （n-well）
CMOS工艺流程
• CMOS管制造之前的工艺准备工作
– 衬底的准备 – 形成厚氧化层 – 涂感光胶，光刻N阱区 – 厚氧化层刻蚀出N阱区
SiO2
衬底
磷扩散
CMOS的工艺流程
掩 膜 #1
SiO2 工艺的起始材料是P or N型衬底，首 先进行的是n阱扩散，这是放置p型 MOSFET所必须的。深度扩散需要用 磷。没有露出部分可以防止n型杂质 磷的进入。 衬底
芯片制造的起点是光滑平整的硅片 硅片的作用是：1. 构成芯片的导电部分； 2. 起到支撑表面的作用
工艺过程中的基本步骤
• 材料膜的生长
– 在衬底表面淀积材料层
• 向衬底材料的图形转移—光刻
– 在衬底表层上定义不同区域的过程
• 材料膜的选择性去除—刻蚀
– 将光刻胶上的图形转移到衬底表面的材料层的 过程
SiO2 SiO2 SiO2
n+
n+
p+
p+
衬底
p阱 （p-well）
n阱 （n-well）
接触孔
n+ n+
SiO2
p+
p+
掩 膜
#7
p阱 n阱 （p-well） （n-well） 开过孔前，需要用CVD方法在整个晶圆上产 衬底 生一层厚的氧化层，因此先放置光掩膜以确 定过孔的位置，然后进行干氧化蚀刻 CVD氧化
n+
n+
SiO2
p+
p+
衬底
p阱 （p-well）
n阱 （n-well）
金属化
n+ n+ p+ p+ 用蒸汽或溅射方法在晶圆上形成薄薄的铝层， 然后放置掩膜并蚀刻以形成内部链接 p阱 n阱 （p-well） （n-well）
衬底 NMOS PMOS
SiO2
掩 膜
#8
n+
n+
SiO2
p+
p+
衬底
p阱 （p-well）
第七章 CMOS构成及工艺
OUTLINE
• CMOS的构成
– CMOS反相器的工作原理
• CMOS工艺流程
– 集成电路的工艺技术 – CMOS的工艺过程
CMOS的结构
PMOS
• 结构特点 – VI作为PMOS和NMOS的共栅极 – Vo作为共漏极 – VDD作为PMOS的源极 – GND作为NMOS的源极 – NMOS和PMOS的衬底是分开的 – 均为增强型MOSFET
材料膜的选择性去除—刻蚀
平行光源 光刻只是将光刻胶 上形成临时图形
照明区
掩膜
光刻胶（正胶） 待蚀薄膜 衬底
被刻蚀的部分
显影 光刻胶无须保留
刻蚀后的薄膜
常用刻蚀的方法
• 湿法腐蚀
– 利用液态化学试剂或溶液通过化学反应进行腐 蚀的方法 – 缺点是钻蚀严重，对图形的控制性较差
• 干法刻蚀
– 主要是利用低压放电产生的等离子体中的离子 等与材料发生化学反应或通过轰击等物理作用 达到刻蚀的目的 – 优点是可高保真转移光刻图形
• 集成电路制造中的掺杂技术
– 扩散与离子注入
材料膜的生长技术
• 化学气相淀积（CVD：Chemical Vapor Deposition）
– 它是一种常用的在硅片上生长材料膜的方法， 即将气态物质经过化学反映在硅片上淀积薄膜 材料的过程
• 氧化
– 材料膜上生长出二氧化硅的方法
• 物理气相淀积
– 在集成电路工艺中，淀积金属薄膜的方法。最 常用的方法是蒸发和溅射
N
SiO2
阱 扩 散
n阱 （n-well） 衬底
硼扩散 掩 膜 #2
SiO2
n阱 （n-well） 其次进行的是p阱扩散，为形成p阱， 扩散采用硼。这是放置n型MOSFET所 衬底 必须的。
p阱 （p-well）
n阱 （n-well） 衬底
定义有源区域
掩 膜 #3
生长光刻刻蚀
Si3 N4
SiO2
掺杂工艺—扩散与离子注入
• 扩散是微粒子热运动的统计结果。在较高 的温度下，杂质原子能够克服阻力进入半 导体，并在其中缓慢地运动。 • 离子注入是将具有很高能量的带电杂质离 子射入半导体衬底中掺杂技术
其它的工艺技术
• 隔离技术
– 在集成电路中需要制作大量的晶体管，如何把这 些晶体管在电学上隔离开是非常重要的 – LOCOS（Local Oxidation Isolation）技术（局域氧 化隔离）
– 湿气氧化：在该方法中，氧气首先通过盛有 95℃左右去离子水的石英瓶，将水汽带入氧化 炉内，在高温下与硅反应。与硅反应的氧化剂 同时包括氧气和水汽
光刻
• 光刻是将掩膜版的图形转移到衬底表面的光 刻胶上的过程 • 光刻的基本概念
– 光刻中所需的掩膜版（在集成电路设计的版图设 计阶段获得） – 版图设计是指根据电路功能和性能的要求以及工 艺条件的限制，设计集成电路制造过程中必需的 光刻掩膜版图 – 光刻胶是一种光敏化合物，有正胶和复胶两种， 集成电路工艺中通常使用正胶
• D形成多晶硅栅极，这时CMOS工艺的重要 部分。先刻蚀掉薄的二氧化硅层，然后再 生长一层薄的高质量的栅极氧化物。接下 来确定区域淀积多晶硅层，通常掺入砷（n 型），这一步必须进行光刻。 • E是多晶硅层对掺入杂质起到阻碍作用，可 以保护沟道区域。光刻胶覆盖在需要形成p 型MOSFET的区域，厚氧化层阻止了杂质的 扩散，防止有源区域外形成n+区。 F也是同 理可得只是掺入P+