第6章寄存器与计数器
合集下载
单片机原理及应用 第06章定时计数器
20
6.5 定时器/计数器的编程
初始化
1 根据要求给方式寄存器TMOD送一个方式控制 字，以设定定时器的工作方式； 2 根据需要给TH和TL选送初值，以确定需要的 定时时间或计数的初值； 3 根据需要给中断允许寄存器IE送中断控制字， 以开放相应的中断和设定中断优先级；
也可用查询方式来响应定时器。
JBC TF1,RP1 SJMP DEL2
30
6.6.4 长定时时间的产生
例 假设系统时钟为6MHz，编写定时器T0产生 1秒定时的程序。 （1）T0工作方式的确定 定时时间较长，采用哪一种工作方式？ 由各种工作方式的特性，可计算出： 方式0最长可定时16.384ms;
方式1最长可定时131.072ms; 方式2最长可定时512μs。 选方式1，每隔100ms中断一次，中断10次为1s。
8
6.3 定时/计数器的4种工作方式 方式0、方式1（13位、16位定时计数方式）
T1工作于方式0的等效框图（M1M0=00、01）
GATE=0、A=1、TR1=1 GATE=1、INT1=1、TR1=1。注意定时器初值与定时时间的不同
9
6.3.1 方式0、方式1的说明 定时/计数器T1工作在方式0时，为13位的计数器，由TL1 的低5位和TH1的8位所构成。TL1低5位溢出向TH1进 位，TH1计数溢出置位TCON中的溢出标志位TF1。 GATE位的状态决定定时/计数器运行控制取决于TR1 一个条件还是TR1和INT1引脚这两个条件。 当GATE=0时,A点电位恒为1，则只要TR1被置为1，B 点电位即为1，定时/计数器被控制为允许计数(定时/计 数器的计数控制仅由TR1的状态确定,TR1=1计数， TR1=0停止计数)。 当GATE=1时，B点电位由INT1输入的电平和TR1的状 态确定，当TR1=1，且INT1=1时，B点电平才为1，才 允许定时器/计数器计数(计数控制由TR1和INT1二个条 件控制)。 方式1时，TL1的8位都参与计数，因而属于16位 定时/计数器。其控制方式，等效电路与方式0完全相 10 同。
单片机第六章定时器
计数溢出时，TFx置位。如果中断允许，CPU响应中 断并转入中断服务程序，由内部硬件清TFx。TFx也可以 由程序查询和清零。
这种方式下，计数寄存器由13位组成，即THx高八位(作计数器)
和TLx的低5位构成。TLx的高3位未用。
计数时，TLx的低5位溢出后向THx进位，THx溢出后 将TFx置位，并向CPU申请中断。
用软件控制，置 l时，启动 T1；清0时，停止 T1。
TF0（TCON．5）——T0的溢出标志。
TR0（TCON．4）——T0的运行控制位。
用软件控制，置1时，启动T0；清 0时，停止 T0。
• IE1（TCON．3）——外部中断1中断请求标志位。
• IE0（TCON．1）——外部中断0中断请求标志位。
器之外，还可用作串行接口的波特率发生器。
6.2
定时器／计数器T0、T1
T0、T1 的内部结构简图示于图6－1中。从图中 可以看出，T0、T1由以下几部分组成：
• 计数器TH0、TL0和TH1、TL1；
•
•
特殊功能寄存器TMOD、TCON；
时钟分频器；
•
输入引脚T0、T1。
6.2.1 与定时器／计数器T0、T1有关的 特殊功能寄存器
⑵定时器/计数器T1
T0方式3时，T1可以工作在方式0、1、2三种方式 T1的结构如图6–6所示。 由于T0占用了原来T1的启动位TR1和溢出标志TF1， 所以此时T1溢出时不能置位溢出标志，不能申请中断， 其溢出信号送给串行口，此时T1作为波特率发生器。
T1的启停由写入方式字控制，当写入方式0/1/2 时，T1立即启动，写入方式3 时，立即停止工作。
分析：设置T0工作在方式2，计数功能，每记满100个外 部脉冲，从P1.0输出一个低电平脉冲信号（简化的打包 操作）。
这种方式下，计数寄存器由13位组成，即THx高八位(作计数器)
和TLx的低5位构成。TLx的高3位未用。
计数时，TLx的低5位溢出后向THx进位，THx溢出后 将TFx置位，并向CPU申请中断。
用软件控制，置 l时，启动 T1；清0时，停止 T1。
TF0（TCON．5）——T0的溢出标志。
TR0（TCON．4）——T0的运行控制位。
用软件控制，置1时，启动T0；清 0时，停止 T0。
• IE1（TCON．3）——外部中断1中断请求标志位。
• IE0（TCON．1）——外部中断0中断请求标志位。
器之外，还可用作串行接口的波特率发生器。
6.2
定时器／计数器T0、T1
T0、T1 的内部结构简图示于图6－1中。从图中 可以看出，T0、T1由以下几部分组成：
• 计数器TH0、TL0和TH1、TL1；
•
•
特殊功能寄存器TMOD、TCON；
时钟分频器；
•
输入引脚T0、T1。
6.2.1 与定时器／计数器T0、T1有关的 特殊功能寄存器
⑵定时器/计数器T1
T0方式3时，T1可以工作在方式0、1、2三种方式 T1的结构如图6–6所示。 由于T0占用了原来T1的启动位TR1和溢出标志TF1， 所以此时T1溢出时不能置位溢出标志，不能申请中断， 其溢出信号送给串行口，此时T1作为波特率发生器。
T1的启停由写入方式字控制，当写入方式0/1/2 时，T1立即启动，写入方式3 时，立即停止工作。
分析：设置T0工作在方式2，计数功能，每记满100个外 部脉冲，从P1.0输出一个低电平脉冲信号（简化的打包 操作）。
第6章AT89C51定时器计数器
用12MHz频率的晶体 ，则可输入500KHz的外部脉冲。 输入信号的高 、低电平至少要保持一个机器周期 。如图6- 12
所示 ， 图中Tcy为机器周期。
图6- 12
6.4 定时器/计数器的编程和应用 4种工作方式中 ，方式0与方式1基本相同 ， 由于方式0是为兼容
MCS-48而设 ，初值计算复杂 ，在实际应用中 ，一般不用方式 0 ，而采用方式1。 6.4. 1 方式1应用 例6- 1 假设系统时钟频率采用6MHz ，要在P1.0上输出一个周期 为2ms 的方波 ，如图6- 13所示。
M1 、M0=01 ， 16位的计数器。
图6-5 6.2.3 方式2 计数满后自动装入计数初值。
M1 、M0= 10 ，等效框图如下：
图6-6
TLX作为常数缓冲器 ， 当TLX计数溢出时 ，在置“ 1 ”溢出标志 TFX的同时 ，还自动的将THX中的初值送至TLX ，使TLX从初 值开始重新计数。
定时器/计数器的方式2工作过程如图6-7 (X=0, 1) 。
图6-7 省去用户软件中重装初值的程序 ，来精确定时。
6.2.4 方式3 增加一个附加的8位定时器/计数器 ， 从而具有3个定时器/计数
器。
只适用于定时器/计数器T0 。T1不能工作在方式3 。 T1方式3时相当于TR1=0 ，停止计数（此时T1可用来作串行口
图6-8（ a）
图6-8（b）
2． T0工作在方式3下T1的各种工作方式 当T1用作串行口的波特率发生器时 ， T0才工作在方式3 。 T0为方式3时 ， T1可定为方式0 、方式1和方式2 ，用来作为串
行口的波特率发生器 ， 或不需要中断的场合。 （ 1）T1工作在方式0
图6-9
（2） T1工作在方式1
所示 ， 图中Tcy为机器周期。
图6- 12
6.4 定时器/计数器的编程和应用 4种工作方式中 ，方式0与方式1基本相同 ， 由于方式0是为兼容
MCS-48而设 ，初值计算复杂 ，在实际应用中 ，一般不用方式 0 ，而采用方式1。 6.4. 1 方式1应用 例6- 1 假设系统时钟频率采用6MHz ，要在P1.0上输出一个周期 为2ms 的方波 ，如图6- 13所示。
M1 、M0=01 ， 16位的计数器。
图6-5 6.2.3 方式2 计数满后自动装入计数初值。
M1 、M0= 10 ，等效框图如下：
图6-6
TLX作为常数缓冲器 ， 当TLX计数溢出时 ，在置“ 1 ”溢出标志 TFX的同时 ，还自动的将THX中的初值送至TLX ，使TLX从初 值开始重新计数。
定时器/计数器的方式2工作过程如图6-7 (X=0, 1) 。
图6-7 省去用户软件中重装初值的程序 ，来精确定时。
6.2.4 方式3 增加一个附加的8位定时器/计数器 ， 从而具有3个定时器/计数
器。
只适用于定时器/计数器T0 。T1不能工作在方式3 。 T1方式3时相当于TR1=0 ，停止计数（此时T1可用来作串行口
图6-8（ a）
图6-8（b）
2． T0工作在方式3下T1的各种工作方式 当T1用作串行口的波特率发生器时 ， T0才工作在方式3 。 T0为方式3时 ， T1可定为方式0 、方式1和方式2 ，用来作为串
行口的波特率发生器 ， 或不需要中断的场合。 （ 1）T1工作在方式0
图6-9
（2） T1工作在方式1
第06章 MCS-51单片机定时计数器
10
2 8位计数初值自动重装，TL（7 ~ 0）
TH（7 ~ 0）
11
3 T0运行，而T1停止工作，8位定时/计数。
▪ ２．定时/计数器控制寄存器（TCON)
位
D7 D6 D5 D4 D3 D2 D1 D0
位符号 TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0
TR0：定时 / 计数器0运行控制位。软件置位，软件复位。与GATE有关， 分两种情况：
GATE = 0 时：若TR0 = 1，开启T0计数工作；若TR0 = 0，停止T0计 数。
GATE = 1 时：若TR0 = 1 且/INT0 = 1时，开启T0计数； 若TR0 = 1 但 /INT0 = 0，则不能开启T0计数。 若TR0 = 0， 停止T0计数。
TR1：定时 / 计数器1运行控制位。用法与TR0类似。
▪ (1)计算计数初值。欲产生周期为1000μs的等宽方波脉冲， 只需在P1.7端交替输出500μs的高低电平即可，因此定时 时间应为500μs。设计数初值为X，则有：
▪ （216-X）×1×10-6=500×10-6
▪ X=65536-500=65036＝FE0CH
▪ 将X的低8位0CH写入TL1，将X的高8位FEH写入TH1。
;清TCON，定时器中断标志清
▪
MOV TMOD,#10H
;工作方式1设定
▪
MOV TH1,#0FEH
;计数1初值设定
▪
MOV TL1,#0CH
▪
MOV IE,#00H
;关中断
▪
SETB TR1
;启动计数器1
▪ LOOP0:JBC TF1,LOOP1 ;查询是否溢出
▪
第六章时序逻辑电路-丽水学院
第六章 时序逻辑电路（14课时）本章教学目的、要求：1．掌握时序逻辑电路的分析方法。
2．掌握常用时序逻辑部件：寄存器、移位寄存器、由触发器构成的同步二进制递 增计数器和异步十进制递减计数器，及由集成计数器构成任意进制计数器。
3．熟悉常用中规模集成时序逻辑电路的逻辑功能及使用方法。
4．掌握同步时序逻辑电路的设计方法。
重点：时序逻辑电路在电路结构和逻辑功能上的特点；同步时序逻辑电路的分析方法；常用中规模集成时序逻辑电路的逻辑功能及使用方法；由集成计数器构成任意进制计数器。
难点：同步时序逻辑电路的设计方法第一节 概述（0.5课时）一、定义：1．定义：任一时刻电路的稳定输出不仅取决于当时的输入信号，而且还取决于电路原来的状态。
2．例：串行加法器：指将两个多位数相加时，采取从低位到高位逐位相加的方式完成相加运算。
需具备两个功能：将两个加数和来自低位的进位相加， 记忆本位相加后的进位结果。
全加器执行三个数的相加运算， 存储电路记下每次相加后的运算结果。
CP a i b i c i-1(Q ) s i c i (D )0 a 0 b 0 0 s 0 c 0 1 a 1 b 1 c 0 s 1 c 1 2 a 2 b 2 c 1 s 2 c2 3．结构上的特点：①时序逻辑电路通常包含组合电路和存储电路两部分，存储电路（触发器）是必不可少的；②存储器的输出状态必须反馈到组合电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。
∑CI COCLKC1<1DQ 'Qia ic i-1c ib is 串行加法器电路二、时序电路的功能描述原状态：q1, q2, …, q l新状态：q1*，q2 *，…，q l*1．逻辑表达式。
Y = F [X，Q] 输出方程。
Z = G [X，Q] 驱动方程（或激励方程）。
Q* = H [Z，Q] 状态方程。
2．状态表、状态图和时序图。
三、时序电路的分类1. 按逻辑功能划分有：计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生器等。
单片机原理及其接口技术--第6章 MCS-51单片机定时器计数器
单片机原理及其接口技术
T/C方式2的逻辑结构图
1
TH1/TH0
T8
T7
T6
T5
T4
T3
T2
T1
寄存器 计数器
束
TL1/TL0
T8
T7
T6
T5
T4
T3
T2
T1
主目录
上一页
下一页
结
单片机原理及其接口技术
4、方式3 M1M0=11 T0和T1有不同的工作方式
C/T0：
TH0和TL0被拆成2个独立的8位计数器。
28)，向CPU申请中断，标志位TF1自动置位，若中
断是开放的，则CPU响应定时器中断。当CPU响应
中断转向中断服务程序时，由硬件自动将该位清0。
&
加1计数器 & 1
主目录
上一页
下一页
结
束
EA
ET1
单片机原理及其接口技术
2个模拟的位开关，前者决定了T/C的工作状态：当1单片机有2个特殊功能寄存器TCON和TMOD: TCON：用于控制定时器的启动与停止，中断标志。 TMOD：用于设置T/C的工作方式。
主目录
上一页
下一页
结
束
单片机原理及其接口技术
1.定时器控制寄存器TCON
88H TCON
位地址
D7
D6
D5
D4
D3
D2
D1
D0
TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 8F 8E 8D 8C 8B 8A 89 88
过实时计算求得对应的转速。
主目录 上一页 下一页 结 束
单片机原理及其接口技术 对于定时/计数器来说，不管是独立的定时器芯片还是单
【2024版】精品课件-数字电子技术(第三版)(刘守义)-第6章
果从Q3~Q0取得输出可以构成一个八进制计数器。 对比一下图 6.6中的时钟脉冲波形与Q3的输出波形， 不难发现，Q3的波形 的频率恰为时钟波形频率的1/8。 如果从Q3取得输出， 则 6.5电路构成了一个8分频器。
第6章 寄 存 器
2. 所谓可编程分频器是指分频器的分频比可以受程序控制。 在现代通信系统与控制系统中，可编程分频器得到广泛的应 用。 下面以图6.10的实际电路为例， 介绍利用移位寄存器 实现可编程分频的基本思路。
(2) 并行加载数据。 断开电源， 将S0、 S1置11（都接 高电平）， 将D0~D3置1010； 接通电源， 此时， 发光二极 管均不亮， 送出一个单脉冲， 观察发光二极管的亮、 灭情 况。如果操作准确， 发光二极管的亮、 灭指示Q0~Q3的数据 为1010， 说明D0~D3的数据已加载到输出端， 此时再改变输 入端的数据， 输出数据不变。
第6章 寄 存 器 实训6 寄 存 器
6.1 寄存器的功能与使用方法 6.2 寄存器应用实例 6.3 寄存器集成电路简介
第6章 寄 存 器
实训6 1. （1） 了解寄存器的基本功能。 （2） 学会寄存器的使用方法。 （3） 熟悉寄存器的一般应用。 （4） 进一步掌握数字电路逻辑关系的检测方法。
第6章 寄 存 器
第6章 寄 存 器
当A、 B的数据(即74LS194 S0、 S1端的数据)为01时， 数据右移； 第一个时钟脉冲过后， 74LS194（1）DSR端的数 据1移位至Q0端， 其他Q端的0均依次右移， 各输出端的数据 如表6.1的第2行数据所示； 此后， 随着时钟脉冲的到来， 发光二极管自左至右一个个点亮， 第8个脉冲以后， 全部二 极管均点亮, 此时， DSR端的数据变为0， 随着后续脉冲的到 来， 发光二极管自左至右一个个熄灭。
第6章 寄 存 器
2. 所谓可编程分频器是指分频器的分频比可以受程序控制。 在现代通信系统与控制系统中，可编程分频器得到广泛的应 用。 下面以图6.10的实际电路为例， 介绍利用移位寄存器 实现可编程分频的基本思路。
(2) 并行加载数据。 断开电源， 将S0、 S1置11（都接 高电平）， 将D0~D3置1010； 接通电源， 此时， 发光二极 管均不亮， 送出一个单脉冲， 观察发光二极管的亮、 灭情 况。如果操作准确， 发光二极管的亮、 灭指示Q0~Q3的数据 为1010， 说明D0~D3的数据已加载到输出端， 此时再改变输 入端的数据， 输出数据不变。
第6章 寄 存 器 实训6 寄 存 器
6.1 寄存器的功能与使用方法 6.2 寄存器应用实例 6.3 寄存器集成电路简介
第6章 寄 存 器
实训6 1. （1） 了解寄存器的基本功能。 （2） 学会寄存器的使用方法。 （3） 熟悉寄存器的一般应用。 （4） 进一步掌握数字电路逻辑关系的检测方法。
第6章 寄 存 器
第6章 寄 存 器
当A、 B的数据(即74LS194 S0、 S1端的数据)为01时， 数据右移； 第一个时钟脉冲过后， 74LS194（1）DSR端的数 据1移位至Q0端， 其他Q端的0均依次右移， 各输出端的数据 如表6.1的第2行数据所示； 此后， 随着时钟脉冲的到来， 发光二极管自左至右一个个点亮， 第8个脉冲以后， 全部二 极管均点亮, 此时， DSR端的数据变为0， 随着后续脉冲的到 来， 发光二极管自左至右一个个熄灭。
第四讲计数器和寄存器
内部信号计数器有16位增计数器和32位增/减双向 计数器，两类计数器都有通用型和断电保持型两种 类型。
1）16位增计数器
通用型：C0～C99，共100点,无断电保持功能，即 线圈断电后重新开始计数。
断电保持型：C100～C199，共100点，具有断电保 持功能。即使断电，计数器的当前值与输出触点的动 作状态或复位状态仍能保持，待通电后继续计数。
补充：置位和复位指令（SET和RST）
LD ANI OUT
LD OUT
LD OUT LDI RST END
X0 T0 T0 K1000 T0 C0 K200 C0 Y0 X0 C0
（3）两个计数器组合
当X0接通后，延时50000S，输出Y0接通；当X0 断开后，输出Y0断开。
M8013： 1s时钟 脉冲继 电器， PLC上 电后， 自动产 生周期 为1s的 方波。
数据不会变化。但当PLC由运行到停止时，该类数 据寄存器的数据均被清0。若特殊辅助继电器
M8033置1，PLC运行转向停止时， 数据不被清零，可以保持。
2. 断电保持数据寄存器D200～D7999共7800点
数据寄存器D200～D511（共312点）中的数据在 PLC停止状态或断电情况下都可以保持，只要不改写， 原有数据就不会丢失。通过改变外部设备的参数设定， 可以改变通用数据寄存器与有断电保持功能的数据寄 存器的分配。在两台PLC作点对点的通信时，D490～ D509被用作通信操作。D512～D7999的断电保持功能 不能用软件改变，可用RST、ZRST、FMOV等指令将 断电保持数据寄存器复位。
例：
C235无启 动/复位高 速计数器
当X10接通，M8235为ON， 计数器C235作减计数；反之作加计 数。作递加计数器时，当计数值达
1）16位增计数器
通用型：C0～C99，共100点,无断电保持功能，即 线圈断电后重新开始计数。
断电保持型：C100～C199，共100点，具有断电保 持功能。即使断电，计数器的当前值与输出触点的动 作状态或复位状态仍能保持，待通电后继续计数。
补充：置位和复位指令（SET和RST）
LD ANI OUT
LD OUT
LD OUT LDI RST END
X0 T0 T0 K1000 T0 C0 K200 C0 Y0 X0 C0
（3）两个计数器组合
当X0接通后，延时50000S，输出Y0接通；当X0 断开后，输出Y0断开。
M8013： 1s时钟 脉冲继 电器， PLC上 电后， 自动产 生周期 为1s的 方波。
数据不会变化。但当PLC由运行到停止时，该类数 据寄存器的数据均被清0。若特殊辅助继电器
M8033置1，PLC运行转向停止时， 数据不被清零，可以保持。
2. 断电保持数据寄存器D200～D7999共7800点
数据寄存器D200～D511（共312点）中的数据在 PLC停止状态或断电情况下都可以保持，只要不改写， 原有数据就不会丢失。通过改变外部设备的参数设定， 可以改变通用数据寄存器与有断电保持功能的数据寄 存器的分配。在两台PLC作点对点的通信时，D490～ D509被用作通信操作。D512～D7999的断电保持功能 不能用软件改变，可用RST、ZRST、FMOV等指令将 断电保持数据寄存器复位。
例：
C235无启 动/复位高 速计数器
当X10接通，M8235为ON， 计数器C235作减计数；反之作加计 数。作递加计数器时，当计数值达
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第6章寄存器与计数器
15
（ 2 ） 当 为 高 电 平 时 ， 与 门 G1~G3 被 禁 止 ， 而 门 G4~G6被启动。这时各触发器的输出作为相邻右边 触发器的输入，即构成一个向右移位寄存器。在时 钟脉冲作用下，可从Q3端串行输出数据。
第6章寄存器与计数器
16
3．集成电路移位寄存器 常用集成电路移位寄存器为74LS194，其逻辑符号和 引脚图如图6-8所示。
第6章寄存器与计数器
31
图6-18 异步6进制加计数器电路
第6章寄存器与计数器
32
6.3 同步n进制计数器
主要内容： ▪ 22进制同步加计数器电路 ▪ 22进制同步减计数器电路 ▪ 23进制同步加计数器电路 ▪ 23进制同步减计数器电路 ▪ 同步2n进制计数器电路的构成方式 ▪ 同步5进制加计数器电路 ▪ 同步10进制加法计数器电路
6.1 寄存器与移位寄存器
主要内容：
▪ 触发器构成的寄存器
▪ 寄存器的工作过程
▪ 4位集成寄存器74LS175的逻辑功能
▪ 移位寄存器的五种输入输出方式
▪ 触发器构成的移位寄存器
▪ 4位集成移位寄存器74LS194的逻辑功能
▪ 移位寄存器的应用举例
第6章寄存器与计数器
1
6.1.1 寄存器
在数字电路中，用来存放二进制数据或代码的 电路称为寄存器 。 一个由边沿D触发器构成的4位寄存器如下：
图6-8 集成移位寄存器74LS194
第6章寄存器与计数器
17
74LS194的真值表如表6-1所示：
表6-1 移位寄存器74LS194真值表
第6章寄存器与计数器
18
例6-2 利用两片集成移位寄存器74LS194扩展成一 个8位移位寄存器。
图6-9 移位寄存器的扩展
第6章寄存器与计数器
19
例6-3由集成移位寄存器74LS194和非门组成的脉冲分 配器电路如图6-10所示，试画出在CP脉冲作用下移位 寄存器各输出端的波形。
(a)异步2n进制计数器由n个触发器组成，每个触发器 均接成T′触发器。
(b)各个触发器之间采用级联方式，其连接形式由计 数方式（加或减）和触发器的边沿触发方式（上升 沿或下降沿）共同决定 。
第6章寄存器与计数器
27
连接规律 加法计数 减法计数
T＇触发器的触发沿
上升沿
下降沿
CPi Qi1 CPi Qi1
图6-10 移位寄存器组成的脉冲分配器电路
第6章寄存器与计数器
20
由74LS194的真值表可得各输出端Q0~ Q3的波形 如图6-11所示：
图6-11 移位寄存器组成的脉冲分配器输出波形
第6章寄存器与计数器
21
6.2 异步2n进制计数器
主要内容：
▪ 2n进制异步加计数器电路 ▪ 2n进制异步减计数器电路 ▪ 异步2n进制计数器电路的构成方法 ▪ 异步3进制加计数器电路 ▪ 异步6进制加计数器电路 ▪ 异步非2n进制计数器电路的构成方法
第6章寄存器与计数器
33
6.3.1 同步2n进制计数器
1．同步22进制计数器
图6-19 同步22进制加计数器电路
第6章寄存器与计数器
34
图6-20 图6-19中计数器的输出波形
第6章寄存器与计数器
35
2．同步23进制计数器
图6-21 同步23进制加计数器电路
第6章寄存器与计数器
36
图6-22 图6-21中计数器的输出波形
13
2．并行输入/串行输出/并行输出移位寄存器
图6-7 并行输入/串行输出/并行输出移位寄存器
第6章寄存器与计数器
14
工作原理：
（1）当为低电平时，与门G1~G3被启动，并行输入 数据D0~D3被送到各触发器的输入端D上。当时钟脉 冲到来后，并行输入数据D0~D3都同时存储到各触 发器中。这时可从各触发器输出端并行输出数据。
第6章寄存器与计数器
37
3．同步2n进制计数器
根据上面介绍的同步22进制及23进制计数器电 路，同步2n进制计数器电路的构成具有一定的规律， 可归纳如下：
（a）同步2n进制计数器由n个JK触发器组成；
（b）各个触发器之间采用级联方式，第一个触 发器的输入信号J0＝K0＝1，其它触发器的输入信 号由计数方式决定。
第6章寄存器与计数器
22
6.2.1 异步2n进制计数器 1．异步22进制计数器
图6-12 异步22进制加计数器
第6章寄存器与计数器
23
图6-13 图6-12中计数器的输出波形
第6章寄存器与计数器
24
图6-14 22进制异步减计数器
第6章寄存器与计数器
25
第6章寄存器与计数器
26
异步2n进制计数器的规律：
第6章寄存器与计数器
10
（c）第2个CP脉冲之后
（d）第3个CP脉冲之后
第6章寄存器与计数器
11
（e）第4个CP脉冲之后
第6章寄存器与计数器
12
例6-1 对于图6-4所示移位寄存器，画出图6-6所示输入 数据和时钟脉冲波形情况下各触发器输出端的波形。 设寄存器的初始状态全为0。
图6第-66章寄例存器题与6计-数1器
（d）串行输入/并行输出
第6章寄存器与计数器
6
（e）并行输入/并行输出
第6章寄存器与计数器
7
第6章寄存器与计数器
8
1．串行输入/串行输出/并行输出移位寄存器
下图所示为边沿D触发器组成的4位串行输入/串行 输出移位寄存器。
图6-4 串行输入/串行输出移位寄存器
第6章寄存器与计数器
9
（a）寄存器清零 （b）第1个CP脉冲之后
第6章寄存器与计数器
2
集成寄存器74LS175的内部逻辑电路图及引脚图 如图所示 ：
第6章寄存器与计数器
பைடு நூலகம்
3
它的真值表如下表所示 ：
第6章寄存器与计数器
4
6.1.2 移位寄存器
移位寄存器的各种输入输出方式： （a）串行输入/右移/串行输出
（b）串行输入/左移/串行输出
第6章寄存器与计数器
5
（c）并行输入/串行输出
第6章寄存器与计数器
38
如果是加计数器则为：
J1 K1 Q0 J 2 K 2 Q 0Q1
CPi Qi1 CPi Qi1
第6章寄存器与计数器
28
6.2.2 异步非2n进制计数器
异步3进制加计数器以异步4进制加计数器为基础构成, 实现这一点，必须使用带异步清零端的触发器。
图6-15 异步3进制加计数器电路
第6章寄存器与计数器
29
异步3进制加计数器输出波形：
第6章寄存器与计数器
30
任意的异步非2n进制计数器的构成方式也与上 述3进制计数器一样，即采用“反馈清零”法。