计算机组成原理_ CPU的结构和功能_84 中断系统_
计算机组成原理考试重点
计算机组成原理第一章计算机系统概论1.概念：存储单元，存储字长,存储容量P17，机器字长P17,指令字长（P19—1.7)2.什么是指令？3.P8，冯诺依曼计算机特点，计算机结构框图，图1。
7.（P19—1。
5)第二章计算机发展及应用1。
什么是摩尔定律?第3章系统总线1．总线的概念P412．总线的分类，系统总线分类?通信总线分类？3．了解总线结构,尤其是双总线和三总线（P53）4．总线控制（重点）P57（1）总线判优控制：集中式,分布式，特点是什么呢？集中式控制：●链式查询,计数器定时查询，独立请求方式；●分别采用怎样的控制方式?（2)总线通信控制(P59）●什么是总线周期？可以分为哪些阶段？●申请分配阶段，寻址阶段,传数阶段，结束阶段各自有哪些功能？●总线通信控制的主要功能:解决通信双方如何获知传输开始和传输结束,以及通信双方如何协调，如何配合的问题。
●四种通信方式：同步通信，异步通信,半同步通信和分离式通信。
●同步通信特点？●异步通信特点？根据应答方式的不同进行分类：不互锁方式，半互锁方式，全互锁方式.●例题:3。
2, 例题3.35课后题3.2, 3.4 3。
5 3。
6 3。
7 3。
13 3.14 3.16第4章存储器1了解主存的基本组成P722。
了解主存存储单元地址分配, 存储字长:一个存储单元存放一串二进制代码的位数。
P73 3。
概念:存储容量,存储速度，存取时间，存取周期, 存储器带宽。
4. 动态RAM的三种刷新方式：P86●集中刷新●分散刷新●异步刷新5存储器容量的扩展方式：位扩展，字扩展,位字扩展P916存储器与CPU连接（设计题）P93 例题4。
17存储器校验：汉明码校验方法P100 例题4。
4 例题4.58 Cache—主存地址映射方式: 直接映射，全相联映射、组相连映射，各自特点，例题4.8，例题4.99替换策略: 先进先出算法，近期最少用算法，随即算法10. 辅助存储器章节的概念：磁表面存储器主要技术指标：记录密度,存储容量，平均寻址时间，数据传输率,误码率P12511 循环冗余校验码CRC编码P145 例题4。
唐朔飞《计算机组成原理》课后习题详解(CPU的结构和功能)【圣才出品】
8.2课后习题详解1．CPU有哪些功能？画出其结构框图并简要说明每个部件的作用。
答：CPU功能：CPU具有控制程序的顺序执行、产生完成每条指令所需的控制命令、控制各种操作的执行时间、对数据进行算术和逻辑运算以及处理中断等功能，其框图如图8-5所示。
图8-5图中寄存器包括专用寄存器（如程序计数器、指令寄存器、堆栈指示器、存储器地址寄存器、存储器数据寄存器、状态寄存器等）以及通用寄存器（存放操作数）；CU产生各种微操作命令序列；ALU完成算术和逻辑运算；中断系统用于处理各种中断。
2．什么是指令周期？指令周期是否有一个固定值？为什么？答：指令周期是CPU每取出并执行一条指令所需的全部时间，也即CPU完成一条指令的时间。
操作指令又可以分为：取指，分析，执行指令。
取指阶段完成取指令和分析指令的操作，又称取指周期；执行阶段完成执行指令的操作，又称执行周期。
指令周期=取指周期+执行周期。
因为各种指令操作功能不同，所以各种指令的指令周期也不同，指令周期的长度主要受到指令在执行阶段的访存次数和执行阶段需要完成的操作的影响。
如图8-6所示，各种指令周期的比较结果表明指令周期没有固定值。
图8-6各种指令周期的比较3．画出指令周期的流程图，分别说明图中每个子周期的作用。
答：指令周期图如图8-7所示：取指周期完成取指令和分析指令的操作；间址周期用于取操作数的有效地址；执行周期完成执行指令的操作；中断周期是当CPU响应中断时，由中断隐指令完成保护程序断点、硬件关中断和向量地址送PC（硬件向量法）的操作。
图8-74．设CPU内有这些部件：PC、IR、SP、AC、MAR、MDR和CU。
（1）画出完成间接寻址的取数指令“LDA @X”（将主存某地址单元的内容取至AC 中）的数据流（从取指令开始）。
（2）画出中断周期的数据流。
答：CPU数据流向与所采用的数据通路结构直接相关，不同的数据通路中的数据流是不一样的。
通常用的数据通路结构方法有直接连接、单总线、双总线、三总线等形式。
计算机体系结构与组成原理
计算机体系结构与组成原理计算机体系结构与组成原理讨论了计算机系统的基本原理、组成结构和相互关系。
它研究了计算机的硬件和软件组件，并介绍了计算机如何执行指令以及数据在计算机内部的处理方式。
本文将从计算机体系结构和计算机组成原理两个方面来探讨这一主题。
一、计算机体系结构计算机体系结构是指计算机硬件和操作系统之间的接口关系。
它定义了计算机的结构、功能和性能特征，包括内存、输入输出设备和处理器等组件。
计算机体系结构的设计决定了计算机系统的可扩展性和性能。
1. 冯·诺依曼体系结构冯·诺依曼体系结构是一种广泛应用的计算机体系结构，是由冯·诺依曼于1945年提出的。
它包括了一个存储器、一个运算器、一个控制器、输入设备和输出设备等组件。
其中存储器用于存储数据和指令，运算器用于执行算术和逻辑运算，控制器用于指挥各个组件的操作。
2. 硬件层次结构计算机体系结构还可以按照硬件的层次结构进行分类。
常见的硬件层次结构包括计算机系统、总线、处理器和存储器等。
计算机系统是最高层次的硬件，它由多个处理器和存储器组成，并通过总线进行连接。
二、计算机组成原理计算机组成原理研究了计算机硬件的内部结构和功能，包括处理器、存储器、输入输出设备等。
它关注计算机内部数据的存储、传输和处理方式。
1. 处理器处理器是计算机的核心组件，负责执行指令和处理数据。
它由控制器和算术逻辑单元组成。
控制器用于解析和执行指令，算术逻辑单元用于执行算术和逻辑运算。
2. 存储器存储器用于存储计算机内部的数据和指令。
根据存取方式的不同，存储器可以分为随机存取存储器（RAM）和只读存储器（ROM）。
RAM用于临时存储数据和程序，而ROM则用于存储固定的指令和数据。
3. 输入输出设备输入输出设备用于将数据和指令传递给计算机系统，或将计算结果输出到外部设备。
常见的输入输出设备包括键盘、鼠标、显示器和打印机等。
三、计算机体系结构与组成原理的关系计算机体系结构和组成原理是相互关联的，在计算机系统设计和优化过程中起着重要作用。
计算机组成原理课后答案(第二版)_唐朔飞_第八章
t
26. 设某机配有A、B、C三台设备， 其优先级按A→B→C降序排列，为改 变中断处理次序，它们的中断屏蔽字 设置如下：
设备 A B C 屏蔽字 111 010 011
请按下图所示时间轴给出的设备 请求中断的时刻，画出CPU执行程序 的轨迹。设A、B、C中断服务程序的 执行时间均为20s。
向量编码器——向量中断时，用 来产生向量地址； 中断允许触发器（EINT）—— CPU中的中断总开关，完成开、关中 断状态的设置； 中断标记触发器（INT）——用来 建立中断周期状态。INT=1，表示进 入中断周期，即开始执行中断隐指令； 中断屏蔽触发器——对于可屏蔽 的中断源进行开、关中断操作，可视 为各中断源的中断分开关； 采用程序中断技术时，指令系统 中往往有相关指令支持。常见的指令 有：开中断、关中断、中断返回等。
17. 在中断系统中，INTR、INT、 EINT这三个触发器各有何作用？ 解：INTR——中断请求触发器，用 来登记中断源发出的随机性中断请求信号， 以便为CPU查询中断及中断排队判优线路 提供稳定的中断请求信号； EINT——中断允许触发器，CPU中 的中断总开关。当EINT=1时，表示允许 中断（开中断），当EINT=0时，表示禁 止中断（关中断）。其状态可由开、关中 断等指令设置； INT——中断标记触发器，控制器时 序系统中周期状态分配电路的一部分，表 示中断周期标记。当INT=1时，进入中断 周期，执行中断隐指令的操作。
4. 设CPU内有下列部件：PC、IR、 SP、AC、MAR、MDR和CU，要求： （1）画出完成间接寻址的取数指 令LDA@X（将主存某地址单元X的内 容取至AC中）的数据流（从取指令开 始）。 （2）画出中断周期的数据流。 解：CPU中的数据流向与所采用 的数据通路结构直接相关，不同的数 据通路中的数据流是不一样的。常用 的数据通路结构方式有直接连线、单 总线、双总线、三总线等形式，目前 大多采用总线结构，直接连线方式仅 适用于结构特别简单的机器中。
计算机组成原理习题
• 某机有三个中断源，其优先级按1、2、3 降序排列。假设中断处理时间均为T，在 图中所示的时间内共发生五次中断请求， 画出CPU执行程序的轨迹。
程序 3服务 2服务 1服务 T
1T 2T 3T 4T 5T 6T
1
2
3
2
1
• 流水线中有三类数据相关冲突：写后读 相关（RAW），读后写（WAR），写后 写（WAW），判断下面三组指令各存在 哪种类型的数据相关。 • （1）SUB R1,R2,R3 • ADD R4,R5,R1 • （2）STA M,R2 • ADD R2,R4,R5 • （3）MUL R3,R2,R1 • SUB R3,R4,R5
指令寄存器的位数取决于____ A、 存储器的容量； B、 指令字长； C、 机器字长
• 在中断周期中，由（）将允许中断触发 器置“0”。 • A 关中断指令 • B中断隐指令 • C开中断指令
• • • •
CPU中通用寄存器的位数取决于（） A 存储器容量 B 指令的长度 C 机器字长
• • • •
指令周期是____ A、 CPU执行一条指令的时间； B、 CPU从主存取出一条指令的时间； C、CPU从主存取出一条指令加上执行这 条指令的时间
• • • •
下列说法中____是正确的 A、 指令周期等于机器周期； B、 指令周期大于机器周期； C、 指令周期是机器周期的两倍。
• • • •
程序计数器的位数取决于____ A、 存储器的容量； B、 机器字长； C、 指令字长
• • • •
中断标志触发器用于____ A、 向CPU发中断请求； B、 指示正有中断在进行； C、 开放或关闭中断系统
• • • •
允许中断触发器用于____ A、 向CPU发中断请求； B、 指示正有中断在进行； C、 开发或关闭中断系统
南航参考用书及专业课大纲
（1）内存管理的基本概念：链接与装入，逻辑地址与物理地址空间，对换与覆盖，
（2）连续内存分配方法，离散内存分配方法（分页、分段、段页），
（3）虚拟内存分配方法（虚拟内存的概念，局部性原理，实现虚拟内存所需的硬件和软件支持，请求分页（段）管理，页面置换算法）
（4）内存保护与共享
（5）抖动的概念和处理方法
（2）二叉排序树；平衡二叉树；B-树；
（3）哈希表的构造和冲突处理方法；
9．内部排序
（1）插入排序；
（2）交换排序；
（3）选择排序；
（4）归并排序；
（5）基数排序；
（6）内部排序算法的比较和应用；
2.能对算法的时间复杂度与空间复杂度进行基本的分析。
3.能选择合适的数据结构和方法进行问题求解，具备采用C或C++语言设计与实现算法的能力。
【大纲】
1．数据结构基本概念及简单的算法分析
（1）数据结构基本概念；
（2）算法的定义、特性；
（3）简单的算法分析：时间复杂度、空间复杂度；
2．线性表
（1）顺序表和链表的存储与基本操作；
2.理解操作系统的基本概念、原理，掌握操作系统设计方法与实现技术。
3.能够运用所学的操作系统原理、方法与技术分析问题和解决问题。
【大纲】
1．操作系统概述
（1）操作系统的概念、特征、功能和提供的服务
（2）操作系统的发展与分类
（3）操作系统的结构运行环境
2．进程管理
(1)程序顺序执行和并发执行的特点
(2)进程概念
【大纲】
1．计算机系统概述
（1）计算机系统简介
（2）计算机的基本组成
（3）计算机硬件的主要技术指标
计算机组成原理(考研期末)知识点总结
计算机组成原理（考研期末）知识点总结(一)存储系统1.存储器的基本概念●分类●作用（层次）：CACHE 主存辅存●存储介质：磁半导体光●存取方式●随机存取：RAM ROM●串行访问●顺序存取：磁带●直接存取：磁盘●信息可保存性－－易失性破坏性读出非●性能指标●存储容量字●单位成本每位成本●存储速度（数据传输率主存带宽）●层次化结构●Cache－主存层次：硬件实现，解决速度不匹配问题●主存－辅存层次：硬件+操作系统实现，解决容量问题，逐渐形成虚拟存储系统2.半导体存储器●存储器芯片的基本结构●译码驱动电路(译码器：扩充容量)●存储矩阵●读写电路●地址线，数据线，片选线，读写控制线●半导体存储器RAM（易失性存储器）●SRAM：触发器存储信息，速度快成本高集成度低，用于高速缓存●DRAM：电容存储信息，需要刷新，速度慢成本低，集成度高，用于主存SDRAM●DRAM的刷新：集中刷新，分散刷新，●异步刷新●不需要CPU控制●行为单位，仅需要行地址●存储器中所有芯片同时刷新●RAM的读写周期●ROM（非易失性存储器）●特点：结构简单，位密度比RAM高，非易失性，可靠性高●类型：MROM，PROM，EPPROM，FLASH MEMORY，SSD3.存储器与CPU的协同工作（提高存储系统的工作速度）●主存与CPU的连接●字扩展●位扩展●线选法●译码片选法●译码器的使用●分析地址空间●字位同时扩展●选择存储器芯片●与CPU进行连接●双口RAM和多模块存储器●多模块存储器●单体多字●多体并行●低位交叉编址●高位交叉编址●双端口RAM●高速缓冲存储器●CACHE局部性原理和性能分析●局部性原理●空间局部性●时间局部性●性能分析●命中率和失效率●CACHE----主存体系的平均访问时间●CACHE工作原理●地址映射方式●全相联●直接相联●组相联●替换算法●RAND随机●FIFO先入先出●LRU最近最少使用●LFU最不经常使用●写策略●命中●全写法●写回法●不命中●写分配法●非写分配法●虚拟存储器（主存和辅存共同构成）（增加存储系统的容量）●基本概念：虚地址（逻辑地址）映射到实地址（物理地址）●解决问题：进程并发问题和内存不够用问题●类型●页式●段式●段页式●虚实地址转换（提高速度）●快表TLB●慢表Page(二)指令系统1.指令格式●操作码和地址码组成一条指令●操作码●定长操作码和扩展操作码●操作码类型2.指令寻址方式●指令寻址（通过PC）●顺序寻址●跳跃寻址●数据寻址●隐含寻址●立即寻址：给寄存器赋初值●直接寻址●间接寻址：扩大寻址范围，便于编制程序●寄存器寻址：指令执行速度更快●寄存器间接寻址●偏移寻址（各寄存器内容+形式地址）：基址寻址，变址寻址（处理数组，编制循环程序），相对寻址●堆栈寻址3.CISC和RISC●CISC复杂指令系统计算机（用微程序控制器）●更多更复杂，一般为微程序控制，用于计算机系统●RISC精简指令系统计算机（用硬布线控制器）●指令数目少，字长固定，寻址方式少，寄存器数量多，一般为组合逻辑控制，用于手机(三)中央处理器1.CPU的功能和基本结构●CPU的功能：指令控制，操作控制，时间控制，数据加工，中断处理●运算器●功能：对数据进行加工●基本结构：●算术逻辑单元ALU●暂存寄存器●通用寄存器组●累加寄存器ACC●程序状态字寄存器PSW●移位器，计数器●控制器●功能：取指令，分析指令，执行指令●控制器的基本结构●程序计数器PC●指令寄存器IR●指令译码器，时序系统，微操作信号发生器●存储器地址寄存器MAR●存储器数据寄存器MDR●数据通路的基本结构●专用通路●内部总线2.指令执行过程●指令周期●构成：机器周期、CPU周期——CPU时钟周期、节拍●类型：取指周期，间址周期，执行周期，中短周期●标志触发器FE,IND,EX,INT：区别工作周期●数据流●取指周期：根据PC取出指令代码存放在IR●间址周期：根据IR中指令地址码取出操作数的有效地址●执行周期：根据指令字的操作码和操作数进行相应操作●中断周期：保存断点，送中断向量，处理中断请求●执行方案●单指令周期：串行，指令相同执行时间●多指令周期：串行，指令不同执行时间●流水线方案：隔一段时间启动一条指令，多条指令处于不同阶段，同事并行处理3.数据通路的功能和基本结构（连接路径）●CPU内部总线●单总线●多总线●专用数据通路：多路选择器和三态门●了解各阶段微操作序列和控制信号4.控制器的功能和工作原理●控制器的结构和功能●计算机硬件系统连接关系●控制器的功能：取指令，分析指令，执行指令●控制器的输入和输出●硬布线控制器●硬布线控制单元图：组合逻辑电路+触发器●设计步骤（了解）●分析每个阶段的微操作序列●选择CPU的控制方式●安排微操作序列●电路设计●微程序控制器●基本结构●微地址形成部件●微地址寄存器CMAR●控制存储器CM●微指令寄存器CMDR●微指令的格式●水平型：并行操作●字段直接编码方式●直接编码方式●字段间接编码方式●垂直型：类似机器指令●微指令的地址形成方式●下地址字段指出：断定方式●根据机器指令的操作码形成●基本概念●微命令和微操作●微指令和微周期●主存储器和控制存储器●程序和微程序●寄存器：MAR和CMAR，IR和CMDR●硬布线和微程序的比较（微操作控制信号的实现形式）5.指令流水线●指令流水线的概念●指令执行过程划分为不同阶段，占用不同的资源，就能使多条指令同时执行●表示方法●指令流程图：分析影响流水线的因素●时空图：分析性能●性能指标●吞吐率TP●加速比S●效率E●影响流水线的因素●结构相关（资源冲突）●数据相关（数据冲突）●控制相关（控制冲突）●流水线的分类●按使用级别：部件功能级，处理机级，处理机间●按完成功能：单功能，多功能●按连接方式：动态，静态●按有无反馈信号：线性，非线性●多发技术●超标量流水线技术●超流水线技术●超长指令字技术(四)总线1.总线概念和分类●定义：一组能为多个部件分时共享的公共信息传送线路●分类●按数据传输格式●串行，并行●按功能●片内总线●系统总线●数据总线，地址总线，控制总线●通信总线●按时序控制方式●同步，异步●总线结构●单总线结构——系统总线●双总线结构（通道）●主存总线●IO总线●三总线结构●主存总线●IO总线●DMA总线2.总线的性能指标●总线传输周期（总线周期）●总线带宽●总线宽度（位宽）●总线复用：一种信号线传输不同信息3.总线仲裁●集中仲裁方式●链式查询方式●计数器定时查询方式●独立请求方式●分布仲裁方式4.总线操作和定时●总线传输的四个阶段●申请分配阶段●传输请求●总线仲裁●寻址阶段●传输阶段●结束阶段●定时●同步定时方式（同步通信）●异步定时方式（异步通信）●不互锁●半互锁●全互锁●半同步通信●分离式通信5.总线标准(五)IO系统1.IO系统基本概念●演变过程●早期：分散连接，CUP与IO串行，程序查询方式●接口模块和DMA阶段：总线连接，cpu与io并行，中断方式及DMA方式●具有IO通信结构的阶段●具有IO处理机的阶段●IO系统的基本组成●IO软件——IO指令和通道指令●IO硬件——外设，设备控制器和接口，IO总线等●IO方式简介●程序查询方式：IO与CPU串行，CPU有“踏步等待”现象（由程序控制）●程序中断方式：IO准备数据时CPU继续工作，在指令执行结束时响应中断（由程序控制）●DMA方式：主存与IO交换信息时由DMA控制器控制，在存取周期结束时响应DMA请求（由硬件控制）●通道方式：通过IO指令启动通道，通道程序放在主存中（由硬件控制）2.外部设备●输入设备——键盘，鼠标●输出设备●显示器●分类●阴极射线管（CRT）●液晶（LCD）●发光二极管（LED）●参数●屏幕大小，分辨率，灰度级，刷新频率●显示存储器（VRAM）●容量=分辨率*灰度级位数●带宽=容量*帧频●打印机●外存储器●磁盘存储器●组成●存储区域：磁头，柱面，扇区●硬盘存储器：磁盘驱动器，磁盘控制器，盘片●工作过程：寻址，读盘，写盘对应的控制字，串行读写●性能指标●容量●记录密度●平均存取时间●数据传输率●磁盘阵列RAID——利用磁盘廉价的特点提高存储性能，可靠性和安全性●光盘存储器●固态硬盘SSD——采用FLASH Memory记录数据3.IO接口●主要功能●设备选址功能：地址译码和设备选择●传送命令●传送数据：实现数据缓冲和格式转换●反应IO设备的工作状态●基本结构●设备选择电路，命令寄存器和命令译码器，数据缓冲寄存器DBR，设备状态标记，控制逻辑电路●内部接口和外部接口●编址●统一编址——与存储器共用地址，用访存命令访问IO设备●独立编址：单独使用一套地址，有专门的IO指令●分类●数据传送方式：并行接口，串行接口●主机访问IO设备的控制方式●程序查询接口●中断接口●DMA接口●功能选择的灵活性●可编程接口●不可编程接口4.IO方式●程序查询方式：CPU与IO串行工作，鼠标，键盘●程序中断方式●中断系统●中断的基本概念●工作流程●中断请求●分类●中断请求标记触发器INTR●中断响应●中断响应的条件●中断判优●软件：查询程序●硬件：排队器●优先级的设置●中断处理●中断隐指令●关中断●保存断点PC●引出中断服务程序●中断服务程序●单重中断与多重中断●中断服务程序的具体步骤●中断屏蔽技术●屏蔽字●程序执行轨迹●程序中断方式●工作流程●CPU占用情况●中断响应（隐指令）●中断服务程序●DMA方式●DMA控制器●组成●主存地址计数器：存放要交换数据的主存地址●传送长度计数器：记录传送数据的长度●数据缓冲寄存器：暂存每次传送的数据●DMA请求触发器：设备准备好数据后将其置位●控制/状态逻辑：由控制和时序电路及状态标志组成●中断机构：数据传送完毕后触发中断机构，提出中断请求●主要功能●传送前：接受外设的DMA请求，向CPU发出总线请求，接管总线控制权●传送时：管理总线，控制数据传送，确定主存单元地址及长度，能自动修改对应参数●传送后: 向CPU报告DMA操作的结束●传送过程●预处理：CPU完成寄存器初值设置等准备工作●数据传送：CPU继续执行主程序，DMA控制器完成数据传送●后处理：CPU执行中断服务程序做DMA结束处理。
计算机组成原理第6章
第6章中央处理器
图 6－6 指令周期与 CPU 周期的包含关系
第6章中央处理器
6. 1. 4 指令执行流程 指令的执行是从取指周期开始的。取指周期主要完成从
内存取出要执行的指令,并使指针指向下一条指令,即 PC=PC+ “ 1 ”,这里的“ 1 ”表示当前这条指令的实际字长。 取指完成后,对指令进行译码,再转入具体的指令执行过程。 指令在执行过程中如果采用间接寻址方式,还需要增加间址 周期,如图 6－5 所示。
第6章中央处理器
3. 时序控制 每一条指令在执行的过程中,必须在规定的时间给出各 部件所需操作控制的信号,才能保证指令功能的正确执行。 因此,时序控制就是定时地给出各种操作信号,使计算机系统 有条不紊地执行程序。 4. 数据加工 数据加工是指对数据进行算术运算、逻辑运算或其他处 理。
第6章中央处理器
第6章中央处理器
图 6－7 所示是一个采用总线结构将运算器、寄存器连 接起来的控制器内部数据通路。其各部件与内部总线 IBUS 和系统总线 ABUS 、 DBUS 的连接方式如图中所示,图中的 “ o ”为控制门,在相应控制信号(信号名称标在“o ”上)的控 制下打开,建立各部件之间的连接。GR 是通用寄存器组, X 和 Z 是两个暂存寄存器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
B处理完 t
A、B、C、D
C处理完
同时请求中断
CPU 执行程序轨迹（新屏蔽字）
六、中断屏蔽技术
3. 屏蔽技术
PC
向量地址 形成部件
…
Q
S INTR
& ≥1
… 排队器
Q
SEINTR
1
五、保护现场和恢复现场
1.保护现场 2.恢复现场
断点
中断隐指令 完成
寄存器 内容 中断服务程序 完成
中断服务程序 完成
保护现场
PUSH
中
断
其它服务程序 视不同请求源而定
服
务
恢复现场
POP
程
序
中断返回
IRET
小结
中断请求标 记和中断判
二、中断标记和中断判优逻辑
1.中断请求标记 INTR
一个请求源 一个 INTR 中断请求标记触发器 多个INTR 组成 中断请求标记寄存器
1掉
2过
3
主
4阶
5非
电热存 上法
读 溢除
写
法
校
验
错
键 n打 盘印 输机 入输
出
INTR 分散 在各个中断源的 接口电路中 INTR 集中 在 CPU 的中断系统 内
二、中断标记和中断判优逻辑
2.中断判优逻辑
(2)软件实现（程序查询）
A、B、C 优先级按 降序 排列
是否 A 请求？ 是
否 是否 B 请求？ 是
否 是否 C 请求？ 是
否
转 A 的服务程序 入口地址 转 B 的服务程序 入口地址 转 C 的服务程序 入口地址
…
三、中断程序入口地址寻找
1.硬件向量法
3. 屏蔽技术
(3)屏蔽技术可改变处理优先等级
服务程序 D程序
C程序 B程序 A程序
主程序
A处理完 A、B、C、D 同时请求中断
B处理完
D处理完 t
C处理完
CPU 执行程序轨迹（原屏蔽字）
六、中断屏蔽技术
3. 屏蔽技术
(3)屏蔽技术可改变处理优先等级
服务程序
D程序 C程序 B程序 A程序
主程序
A处理完 D处理完
中断向量 …
向量地址 形成部件
… 排队器输出
主存
12 H JMP 200 13 H JMP 300 14 H JMP 400
12 H 13 H 14 H
向量地址 12H、13H、14H 入口地址 200、 300、 400
主存
入口地址 200 入口地址 300 入口地址 400
三、中断程序入口地址寻找
2.软件查询法
八个中断源 1，2， … 8 按 降序 排列
中断识别程序（入口地址 M）
地址
指令
说明
M
SKP DZ 1#
JMP 1# SR
SKP DZ 2# JMP 2# SR
1# D = 0 跳 （D为完成触发器） 1# D = 1 转1# 服务程序
2# D = 0 跳 2# D = 1 转2# 服务程序
屏
蔽
字
1111111111111111 0111111111111111 0011111111111111 0001111111111111 0000111111111111 0000011111111111
… …
15
0000000000000011
0000000000000001
六、中断屏蔽技术
1
&
INTP4
1
&
&
Q
INTR1
INTR2
INTR3
INTR4
D
MASK1
MASK2
MASK3
MASK4
MASK = 0（未屏蔽）
MASKi = 1 （屏蔽）
INTR 能被置 “1”
INTPi = 0 （不能被排队选中）
六、中断屏蔽技术
3.屏蔽技术
(2)屏蔽字
优先级 1 2 3 4 5 6
16个中断源 1，2，3 ，… 16 按 降序 排列
优逻辑
中断服务程 序入口地址
的寻找
中断 响应
保护现场和 恢复现场
第８章 CPU的结构和功能 8.4 中断系统（2）
六、中断屏蔽技术
1.多重中断的概念
k
l
m
k +1 l +1 m +1
第一次 第二次 第三次 中断 中断 中断
程序断点 k+1 , l+1 , m+1
六、中断屏蔽技术
2.实现多重中断的条件
(1)提前 设置 开中断 指令 (2)优先级别高 的中断源 有权中断优先级别低 的中断源
中断
请求 B、C
主程序
中断服务程序 （ A、B、 C、 D 优先级按 降序 排列）
A
B
C
D
D
A
六、中断屏蔽技术
3.屏蔽技术
(1)屏蔽触发器的作用
CPU 查询
INTR
D
1
MASKQ
INTP1
1
&
INTP2
1
&
INTP3
3. 屏蔽技术
(3)屏蔽技术可改变处理优先等级
响应优先级
不可改变
处理优先级
可改变（通过重新设置屏蔽字）
中断源
A B C D
原屏蔽字
1111 0111 0011 0001
新屏蔽字
1111 0100 0110 0111
响应优先级 A→B→C→D 降序排列
处理优先级 A→D→C→B 降序排列
六、中断屏蔽技术
…
SKP DZ 8# JMP 8# SR
8# D = 0 跳 8# D = 1 转8# 服务程序
四、中断响应
1.响应中断的条件
允许中断触发器 EINT = 1
2.响应中断的时间
指令执行周期结束时刻由CPU 发查询信号
至排队器
CPU 中断查询
Q
DINTR1
中断源 1
Q
DINTR2
…
Q
DINTRn
中断源 2
中断源 n
四、中断响应
3.中断隐指令
(1)保护程序断点
断点存于 特定地址（ 0 号地址） 内
断点 进栈
(2)寻找服务程序入口地址
向量地址
PC （硬件向量法）
中断识别程序 入口地址 M
PC （软件查询法）
四、中断响应
3.中断隐指令
(3) 硬件 关中断
INT 中断标记 EINT 允许中断
R – S 触发器
第８章 CPU的结构和功能 8.4 中断系统（1）
一、概述
1.引起中断的各种因素
(1)人为设置的中断 如 转管指令
转管指令
管理程序
……
(2)程序性事故 (3)硬件故障 (4)I/O 设备 (5)外部事件
溢出、操作码不能识别、除法非法 用 键盘中断 现行程序
一、概述
2.中断系统需解决的问题
(1)各中断源如何向CPU提出请求 ？ (2)各中断源同时提出请求怎么办 ？ (3)CPU什么条件、什么时间、以什么方式响应中断 ？ (4)如何保护现场 ？ (5)如何寻找入口地址 ？ (6)如何恢复现场，如何返回 ？ (7)处理中断的过程中又出现新的中断怎么办 ？
二、中断标记和中断判优逻辑
2.中断判优逻辑
(1)硬件实现（排队器）
①分散在各个中断源的接口电路中 链式排队器
②集中在 CPU 内
参见 第五章
INTP1
INTP2
INTP3
INTP4
1
1
1
1
1
&
&
&
INTR1
INTR2
INTR3
INTR4
INTR1 、 INTR2 、 INTR3 、 INTR4 优先级 按 降序 排列