最新七章并行通信接口技术ppt课件
合集下载
第7 章 并行通信接口
图7.8 8255A的内部结构图
1. 数据端口A、B、C
（1）端口A对应 1个8位数据输入锁存器 1个8位输出锁存器/缓冲器。 （2）端口B对应 1个8位数据输入缓冲器 1个8位输出锁存器/缓冲器。 （3）端口C对应 1个8位数据输入缓冲器 1个8位输出锁存器/缓冲器。
通常使用方法：
方式0：基本输入输出方式 (1) 方式0的工作特点 端口可作为输入口，也可作为输出口，各端口 之间没有规定必然的联系。 可以有16种不同的组合，适用于多种不同的场 合。
(3) 方式0的使用场合 同步传送 查询式传送
2. 方式1 ：选通的输入输出方式
方式1的特点：
端口A、B可分别工作在方式1 端口C配合方式1
例7.5 8255A的端口地址同例7.4，要求对端口C的PC2置1。
解：控制字应该是 0 000 010 1 MOV MOV DX， AL， 0FF83H 05H ；没有用到的几位都写0
OUT
DX， AL
7.2.4 8255A的应用实例
1、8255A在PC/XT上的应用
D7~ D0 D 7~ D0 8255 A PB PB
无外部引出端，通过软件对PC4置1/置0来设置A端口 的中断允许状态和中断屏蔽状态。 B端口：PC2
当STB#与IBF均为高电平时被置为高电平。
2) 方式1输出下的选通信号与输出时序
OBF# 输出缓冲器满信号 ACK# 外设响应信号 INTR 中断请求信号 INTE 中断允许信号 （INTEA为PC6、INTEB为PC2）
...
...
A2 A3 A4
M / IO
译 码 Y0 器
RD
CS
PB6 PB7
第7章-并行IO接口课件
采用8155扩展并行I/O端口（1）
采用8155扩展并行I/O端口（2）
采用8155扩展并行I/O端口（3）
7.5 MCS-51对LED/键盘的接口
单片机应用系统经常需要连接一些外部设备，其 中键盘和显示器是构成人机对话的一种基本方式， 使用最为频繁。键盘主要用于输入数据、代码和 命令等，显示器主要用来显示过程控制和运算结 果。 MCS-51对LED的接口 MCS-51对键盘的接口
状态信息
控制信息
读写控制信号、片选等。
接口的一般结构
接口电路一般包括以下部件：
数据寄存器 状态寄存器 控制（命令）寄存器
I/O数据的四种传送方式
程序控制传送方式
同步传送 异步传送
中断传送 DMA（直接存储器存取）方式
程序控制传送方式
无条件传送方式
条件传送方式
中断传送方式
缓冲器：对输入不作运算，输出和输入一致，计算机 设计中有重要作用。 作用：使高速工作的CPU与慢速工作的外设起协调和 缓冲作用，实现数据传送的同步。 输入缓冲器：将外设送来的数据暂时存放，以便处理 器将它取走。 输出缓冲器：暂时存放处理器送往外设的数据 。 常规缓冲器：不同系统之间连接，推动电流到高一级 电路系统，如外设的工作电流和控制器不一样，驱动 电流超过驱动器驱动能力，缓冲器作用。 三态缓冲器：用于总线连接 三种状态:高电平;低电平;高阻态
扩展举例1
CPU内部RAM以20H为起始地址的连续50个 单元中的数据输出打印程序
综合例子
Org 1000H MOV DPTR #2000H(数据首地址) MOV R7 #08H(8个通道) MOV R0 #7EH（C口地址） MOV R2 #C0H（通道0开始地址） MAIN： MOV A R2 MOVX @R0 A (启动A/D) MOV R1 #7CH （A口） LOOP1: MOVX A @R1 ANL A #80H （检测STS） JNZ LOOP1 MOV A #10H ORL A R2 MOVX @R0 A
第7章 并行通信和并行接口
第 7章
并行接口
（1）方式1的输入
A组工作于方式1输入的控制字 D7 D6 D5 D4 D3 D2 D1 D0 1 0 1 1 1/0 B组工作于方式1输入的控制字 D7 D6 D5 D4 D3 D2 D1 D0 1 PC6、PC7： 1—输入 0—输出 端口A为输入 PA7~PA0 INTE PC4 A PC5 1 1 端口B为输入 方式1
INTE IBF INTR
图7.6 方式1的输入组态 19 西南交通大学计算机与通信工程学院
第 7章
并行接口
对于各控制信号，说明如下：
① STB （Strobe）：选通信号输入端，低电平有效，由 外设送往8255A。有效时，外设将一个8位数据，打入 8255A的输入缓冲器中。 ② IBF（Input Buffer Full）：缓冲器满信号，高电平有 效。是8255A输出给外设的联络信号，作为 STB 的响应。 当其有效时，表示数据已经输入到 8255的输入缓冲器 中，且数据未被 CPU取走，通知外设停止送数。查询 方式时可以读取该信号状态以确定 CPU是否从 8255读 STB 取数据。IBF信号是由 信号使其置位，而由读信 号 的后沿即上升沿使其复位。 RD
( OBFA ) ( ACKA )
( IBFA ) ( INTRB ) ( OBFB ) ( IBFB ) ( ACKB ) ( STB B ) ( INTRA )
( STB A )
PA3 PA2 PA1 PA0 RD CS GND A1 A0 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PB0 PB1 PB2
（2）与外部设备的连接信号
PA7~PA0：端口A与外设连接的数据线，输入/输出线。 PB7~PB0：端口B与外设连接的数据线，输入/输出线。 PC7~PC0：端口C与外设连接的数据线，输入/输出线。分为两组 （高4位、低4位）。
第七章并行IO接口上汇总精品PPT课件
对多个外设的情况，则CPU按一定顺序依次查询 （轮询）。先查询的外设将优先进行数据交换
查询环节 – 寻址状态口 – 读取状态寄存器的标志位 – 若不就绪就继续查询，直至就绪
传送环节 – 寻址数据口 – 是输入，通过输入指令从数据端 口读入数据 – 是输出，通过输出指令向数据端 口输出数据
输入状态 N 就绪？
中断请求 继续执行
中断 服务 程序
返回断点
中断处理
中断处理
中断处理
CPU做其他工作
做其他工作
CPU
t
外设
I/O工作
I/O工作
P242 图7-5
中断传送流程
4. DMA方式
• 希望克服程序控制传送的不足： 外设→CPU→内存 外设←CPU←内存
• 直接存储器存取DMA： 外设→存储器 外设←存储器
▪ 在无片外扩展存储器的系统中，这4个端口的 每个都可以作为准双向通用I/O端口使用。在 具有片外扩展存储器的系统中，P2口作为高8 位地址线，P0口分时作为低8位地址线和双向 数据总线。
写在最后
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More
一般外设均可以提供一些反映其状态的信号， 如对输入设备来说，它能够提供“准备好” （“READY”）信号，“READY” ＝1 表示输 入数据已准备好。输出设备则提供 “忙”(“BUSY”)信号，“BUSY”＝1表示当前 时刻不能接收CPU来的数据，只有当“BUSY” ＝0时，才表明它可以接受来自于CPU的输出数 据。
You Know, The More Powerful You Will Be
查询环节 – 寻址状态口 – 读取状态寄存器的标志位 – 若不就绪就继续查询，直至就绪
传送环节 – 寻址数据口 – 是输入，通过输入指令从数据端 口读入数据 – 是输出，通过输出指令向数据端 口输出数据
输入状态 N 就绪？
中断请求 继续执行
中断 服务 程序
返回断点
中断处理
中断处理
中断处理
CPU做其他工作
做其他工作
CPU
t
外设
I/O工作
I/O工作
P242 图7-5
中断传送流程
4. DMA方式
• 希望克服程序控制传送的不足： 外设→CPU→内存 外设←CPU←内存
• 直接存储器存取DMA： 外设→存储器 外设←存储器
▪ 在无片外扩展存储器的系统中，这4个端口的 每个都可以作为准双向通用I/O端口使用。在 具有片外扩展存储器的系统中，P2口作为高8 位地址线，P0口分时作为低8位地址线和双向 数据总线。
写在最后
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More
一般外设均可以提供一些反映其状态的信号， 如对输入设备来说，它能够提供“准备好” （“READY”）信号，“READY” ＝1 表示输 入数据已准备好。输出设备则提供 “忙”(“BUSY”)信号，“BUSY”＝1表示当前 时刻不能接收CPU来的数据，只有当“BUSY” ＝0时，才表明它可以接受来自于CPU的输出数 据。
You Know, The More Powerful You Will Be
(单片机完整课件PPT)第七章
当SM2=1时，只有当接收到第9位数据（RB8）为1时，才将接 收到的前8位数据送入SBUF，并置位RI；否则，将接收到的8位 数据丢弃。当SM2=0时，则不论第9位数据为0还是为1，都将8 位数据装入SBUF中，并置位RI。 REN：允许/禁止接收控制位 0—禁止接收； 1—允许接收。 TB8：发送数据第9位。 RB8：接收数据第9位。 TI： 发送中断标志 RI： 接收中断标志。
（2）输入（接收） 设置：SM0=0，SM1=0，SM2=0，REN=1。
时序：
RXD TXD D0 D1 D2 D3 D4 D5 D6 D7
7.2 MCS-51串行口的结构
内部含有1个可编程全双工串行通信接口，4种工作方式。
1．串行口数据缓冲器SBUF
8位发送/接收缓冲器SBUF，在物理上是独立的两个，包括 发送缓冲器SBUF和接收缓冲器SBUF，只是共用地址 99H，这样可以同时进行发送、接收。 发送缓冲器SBUF只能写入不能读出，接收缓冲器SBUF只能 读出不能写入。
（1）输出（发送）
设置：SM0=0，SM1=0，SM2=0，REN＝0。 时序：
RXD TXD D0 D1 D2 D3 D4 D5 D6 D7
串口方式0发送数据时序
发送完8位数据，即SBUF为空，硬件自动置“1”中断标志位TI，
CPU响应中断后必须软件清“0”TI。
应用：扩展一并行口，“串入并出”。
2．串行通信的分类
异步通信（Asynchronous Communication）
数据以字节为单位组成字符帧传送。字符帧由发送端一帧 一帧地发送。两相邻字符帧之间可以无空闲位，也可以有若干 空闲位。这就是异步概念。发送端和接收端的时钟各自独立。 实现双方同步接收是靠字符帧的起始位和停止位。
chap07并行IO接口整理版.ppt
12/5/2019
-18-
7.3 并行I/O接口芯片
在控制系统中,有时需要利用I/O接口芯片扩展CPU 的并行I/O端口.
12/5/2019
-19-
7.3.1 Intel 8255A
8255提供了A,B,C三个8位端口
与 外 设 连 接
与CPU连接: DB,AB,CB
12/5/2019
-20-
12/5/2019
-31-
例: 实验6 定时/计数器实验
12/5/2019
-32-
第7章 本章结束!
12/5/2019
-33-
P1口仅有数据输入/出功能
P3口除用数据输入/出外,还有第二功能.
12/5/2019
-12-
P3口的功能 P3口除用数据输入/出外,还有第二功能.
12/5/2019
-13-
内部并行I/O接口的位结构-P0
&
12/5/2019
-14-
内部并行I/O接口的位结构-P1
12/5/2019
12/5/2019
-6-
无条件传送举例(示意图)(典型图，课程设计)
/RD /WR
12/5/2019
-7-
2.异步传送,又称条件传送或程序查询传送方式(polling)
在CPU与外设进行数据传送之前，CPU查询一下外 设的状态，当外设准备就绪进行传送；若外设未 准备好，则CPU处于等待状态。
2. 8255的控制字—方式控制字
12/5/2019
-21-
C口单一置复位控制字格式
12/5/2019
-22-
3.8255工作模式 模式0: 大部分在此方式下工作 模式1 模式2
第七章 并行通信与并行接口一、概述二、并行接口芯片 Intel .
发声频率 发声时间
sog_f sog_t
dw 330, 330, 330, 392, 330, 330, 294, 262, 220, 262, 294, 330, 0 dw 20, 20, 20, 20, 40, 20, 20, 20, 20, 20, 20, 80, 0
ቤተ መጻሕፍቲ ባይዱ
Stack
Stack Data Sog_f Sog_t Data Code
① 用BIOS功能调用 INT 1AH；（由于8253计数器0 55ms申请一次中断，所以 此方法实现不了任意时间的延时）。
② 改变 8253 计数器0 的计数初值，使其可以以任意时间申请中断；（太复杂)。
③ 延时子程序 ；
综上所述，我们得到了使喇叭发声的频率和时间，因此，就可以控制喇叭发声了。
下面我们看一个喇叭发声过程子程序。 声音频率在 di 寄存器中；发声时间在bx中（几个10ms）。 Sound proc far push ax push dx push di push bx push cx mov al, 0b6h
A1 0 0 1 1 A0 0 1 0 1 CS 0 0 0 0 端口 端口A 端口B 端口C 控制字寄存器
3. 8255A的端口的工作过程
(1) 方式 0
方式 0 是一种基本的输入或输出方式。
• 三个端口的每一个都可由程序选定作为输出或输入； • 没有固定的用于应答的联络信号。
故方式 0 ： • 可用于无条件传送的接口电路；
segment
db 100 dup(?) ends segment dw 330, 330, 330, 392, 330, 330, 294, 262, 220, 262, 294, 330, 0 dw 20, 20, 20, 20, 40, 20, 20, 20, 20, 20, 20, 80, 0 ends segment assume cs:code, ds: data, ss: stack
最新并行通信和并行接口8255A——8255A教学讲义ppt课件
4. 读/写控制逻辑：用来管理数据、控制字和状态字的传送，接收 系统总线发来的有关信号，并向A、B两组控制部件发送命令。
9
9.1：并行通信和并行接口8255A——8255A
8255A的引脚功能
DIP封装，共40个引脚。
1. 连接系统总线的主要引脚
PA 3 1 PA 2 PA 1
D0～D7：数据线，双向，连CPU数据总线； RESET：复位输入，接系统总线的RESET；
对端口 A 写
对端口 B 写
输
对端口 C 写
对控制口 写
出
数据缓冲器为 三态
断 开
11
9.1：并行通信和并行接口8255A——8255A
8255A的引脚功能
2. 连接外设端的引脚
PA0~PA7：A口外设数据线，接外设； PB0~PB7：B口外设数据线，接外设； PC0~PC7：C口外设数据线或联络线，接外设。
含3个独立的8位并行输入/输出端口，各端口均具有数 据的控制和锁存能力。可通过编程设置各端口的工作方式 和数据传送方向(入/出/双向)。
7
9.1：并行通信和并行接口8255A——8255A 8255A的内部结构
D0~D7
RD RD AA10 RD RESET
A组控制
数据总线 缓冲器 读/写 控制逻辑
并行通信和并行接口 8255A——8255A
9.1：并行通信和并行接口8255A
1. 串行通信和并行通信 2. 可编程并行接口芯片8255A
2
9.1：并行通信和并行接口8255A——串行通信和并行通信
两种数据通信方式：串行传送和并行传送。
▪ 并行传送：数据在多条并行1位宽的传输线上同时由源传
送到目的。以1字节的数据为例，在并行传送中，1字节的
9
9.1：并行通信和并行接口8255A——8255A
8255A的引脚功能
DIP封装，共40个引脚。
1. 连接系统总线的主要引脚
PA 3 1 PA 2 PA 1
D0～D7：数据线，双向，连CPU数据总线； RESET：复位输入，接系统总线的RESET；
对端口 A 写
对端口 B 写
输
对端口 C 写
对控制口 写
出
数据缓冲器为 三态
断 开
11
9.1：并行通信和并行接口8255A——8255A
8255A的引脚功能
2. 连接外设端的引脚
PA0~PA7：A口外设数据线，接外设； PB0~PB7：B口外设数据线，接外设； PC0~PC7：C口外设数据线或联络线，接外设。
含3个独立的8位并行输入/输出端口，各端口均具有数 据的控制和锁存能力。可通过编程设置各端口的工作方式 和数据传送方向(入/出/双向)。
7
9.1：并行通信和并行接口8255A——8255A 8255A的内部结构
D0~D7
RD RD AA10 RD RESET
A组控制
数据总线 缓冲器 读/写 控制逻辑
并行通信和并行接口 8255A——8255A
9.1：并行通信和并行接口8255A
1. 串行通信和并行通信 2. 可编程并行接口芯片8255A
2
9.1：并行通信和并行接口8255A——串行通信和并行通信
两种数据通信方式：串行传送和并行传送。
▪ 并行传送：数据在多条并行1位宽的传输线上同时由源传
送到目的。以1字节的数据为例，在并行传送中，1字节的
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
七章并行通信接口技术 ppt课件
并行通信与串行通信
数据通信的基本方式可分为并行通信与串行 通信两种： 并行通信：是指利用多条数据传输线将一个 数据的各位同时传送。传输速度快，适用于 短距离通信。 串行通信：是指利用一条传输线将数据一位 位地顺序传送。通信线路简单，利用电话或 电报线路就可实现通信，降低成本，适用于 远距离通信，但传输速度慢。
INTE ——中断允许信号，高电平有效
用于控制中断允许或中断屏蔽，PC4（PC2）置1，允 许中断，PC4（PC2）置0，禁止中断
8255A方式1作输入时的各联络信号对应关系
联络信号 STB* IBF INTR INTE
端口A
对应PC4 对应PC5 对应PC3 PC4置位
端口C
对应PC2 对应PC1 对应PC0 PC2置位
适用于无条件传送和查询方式的接口电路
方式1：选通输入输出方式
适用于查询和中断方式的接口电路
方式2：双向选通传送方式
适用于与双向传送数据的外设 适用于查询和中断方式的接口电路
1.方式0
方式0的特点 （1）A口、C口的高4位、B口以及C口的低4
位可分别定义为输入或输出，各端口互相独 立，故共有16种不同的组合。 （2）定义为输出的口均有锁存数据的能力， 而定义为输入的口则无锁存能力。
状态信号可以通过读取端口C得到（P287）
8255A工作在方式1下的输入时序
端口A方式1作输出：
PA7~PA0 INTEA PC6
PC7
PC3
外设响应信号 表示外设已经接收到数据
ACKA OBFA
INTRA
输出缓冲器满信号 表示CPU已经输出了数据
中断允许触发器
中断请求信号 请求CPU再次输出数据
0 数据总线→控制端口
2.面向外设一侧的引脚信号
端口A：PA0～PA7
A组，支持工作方式0、1、2
端口B：PB0～PB7
B组，支持工作方式0、1
端口C：PC0～PC7
仅支持工作方式0 A组控制高4位PC4～PC7 B组控制低4位PC0～PC3
8255A的工作方式
方式0：基本输入输出方式
输入缓冲器满信号 表示A口已经接收数据
中断允许触发器
中断请求信号 请求CPU接收数据
端口B方式1作输入：
PB7~PB0 INTEB PC2
PC1
PC0
数据选通信号 表示外设已经准备好数据
STBB IBFB
INTRB
输入缓冲器满信号 表示B口已经接收数据
中断允许触发器
中断请求信号 请求CPU接收数据
8255A芯片的引脚信号
8255A为双列直插式 封装，除了电源和地 线以外，其外部引脚 信号可分为两组，一 组是面向CPU的信号， 一组是面向外设的信 号。
1.面向CPU一侧的引脚信号
⑴D7～D0：8位，双向，三态数据线 ⑵RESET：复位信号，复位后所有内部寄存器
清零，三个数据端口自动设为输入方式 ⑶CS*：片选信号 ⑷RD*：读信号 ⑸WR*：写信号 ⑹A1 、A0：端口选择信号
每一个8位数据端口均可设置为输入/输出方式， 且两种工作方式均可锁存
控制/状态口除了指示两组数据口的状态及选通 信号外，还可用做I/O口，如PC6和PC7，用位控 方式传送
端口A方式1作输入:
PA7~PA0 INTEA PC4
PC5
PC3
数据选通信号 表示外设已经准备好数据
STBA IBFA
INTRA
方式1输入联络信号定义
STB*——选通信号，低电平有效
由外设提供的输入信号，当其有效时，将输入设备送 来的数据锁存至8255A的输入锁存器
IBF——输入缓冲器满信号，高电平有效
8255A输出的联络信号。当其有效时，表示数据已 锁存在输入锁存器
INTR——中断请求信号，高电平有效
8255A输出的信号，可用于向CPU提出中断请求， 要求CPU读取外设数据
端口B方式1作输出：
PB7~PB0 INTEB PC2
PC1
PC0
外设响应信号 表示外设已经接收到数据
ACKB
OBFB INTRB
输出缓冲器满信号 表示CPU已经输出了数据
中断允许触发器
中断请求信号 请求CPU再次输出数据
方式1输出联络信号
OBF*——输出缓冲器满信号，低有效
8255A输出给外设的一个控制信号，当其有效时，表示 CPU已把数据输出给指定的端口，外设可以取走
8255A方式1作输出时的各联络信号对应关系
联络信号 OBF* ACK INTR INTE
端口A
对应PC7 对应PC6 对应PC3 PC6置位
端口B
对应PC1 对应PC2 对应PC0 PC2置位
状态信号可以通过读取端口C得到（P序
3. 方式2（双向选通方式）
8255A的读/写操作控制
A1 A0 RD* WR* CS* 输入操作（CPU读）
000 1
0 数据总线← 端口A
010 1
0 数据总线← 端口B
100 1
0 数据总线← 端口C
输出操作(CPU写)
001 0
0 数据总线→端口A
011 0
0 数据总线→端口B
101 0
0 数据总线→端口C
111 0
（1）工作方式2只适用于A口，B口仍按方式0或 方式1工作
（2） A口可工作于双向方式，C口的PC7～PC3 位作为A口的控制/状态信号端口，PC2～PC0用 于B组
（3）A口的输入/输出均有锁存功能。在方式2 工作状态下，A口既可工作于查询方式，又可工 作于中断方式
（4）状态字可以通过读C端口得到（P288）
（3）在方式0下，C口有按位进行置位和复 位的能力
方式0适合于两种情况：一种是无条件传送，另一 种是查询方式传送
2. 方式1
一种选通的输入/输出工作方式
三个端口分为两组，即A组和B组
A组包括8位数据端口A和PC7～PC3五位控制/ 状态端口，B组为8位数据端口B和PC2～PC0三位 状态控制端口
ACK*——响应信号，低有效
外设的响应信号，指示8255A的端口数据已由外设接受
INTR——中断请求信号，高有效
当输出设备已接受数据后，8255A输出此信号向CPU提出 中断请求，要求CPU继续提供数据
INTE ——中断允许信号，高电平有效
用于控制中断允许或中断屏蔽，PC6（PC2）置1，允许 中断，PC6（PC2）置0，禁止中断
并行通信与串行通信
数据通信的基本方式可分为并行通信与串行 通信两种： 并行通信：是指利用多条数据传输线将一个 数据的各位同时传送。传输速度快，适用于 短距离通信。 串行通信：是指利用一条传输线将数据一位 位地顺序传送。通信线路简单，利用电话或 电报线路就可实现通信，降低成本，适用于 远距离通信，但传输速度慢。
INTE ——中断允许信号，高电平有效
用于控制中断允许或中断屏蔽，PC4（PC2）置1，允 许中断，PC4（PC2）置0，禁止中断
8255A方式1作输入时的各联络信号对应关系
联络信号 STB* IBF INTR INTE
端口A
对应PC4 对应PC5 对应PC3 PC4置位
端口C
对应PC2 对应PC1 对应PC0 PC2置位
适用于无条件传送和查询方式的接口电路
方式1：选通输入输出方式
适用于查询和中断方式的接口电路
方式2：双向选通传送方式
适用于与双向传送数据的外设 适用于查询和中断方式的接口电路
1.方式0
方式0的特点 （1）A口、C口的高4位、B口以及C口的低4
位可分别定义为输入或输出，各端口互相独 立，故共有16种不同的组合。 （2）定义为输出的口均有锁存数据的能力， 而定义为输入的口则无锁存能力。
状态信号可以通过读取端口C得到（P287）
8255A工作在方式1下的输入时序
端口A方式1作输出：
PA7~PA0 INTEA PC6
PC7
PC3
外设响应信号 表示外设已经接收到数据
ACKA OBFA
INTRA
输出缓冲器满信号 表示CPU已经输出了数据
中断允许触发器
中断请求信号 请求CPU再次输出数据
0 数据总线→控制端口
2.面向外设一侧的引脚信号
端口A：PA0～PA7
A组，支持工作方式0、1、2
端口B：PB0～PB7
B组，支持工作方式0、1
端口C：PC0～PC7
仅支持工作方式0 A组控制高4位PC4～PC7 B组控制低4位PC0～PC3
8255A的工作方式
方式0：基本输入输出方式
输入缓冲器满信号 表示A口已经接收数据
中断允许触发器
中断请求信号 请求CPU接收数据
端口B方式1作输入：
PB7~PB0 INTEB PC2
PC1
PC0
数据选通信号 表示外设已经准备好数据
STBB IBFB
INTRB
输入缓冲器满信号 表示B口已经接收数据
中断允许触发器
中断请求信号 请求CPU接收数据
8255A芯片的引脚信号
8255A为双列直插式 封装，除了电源和地 线以外，其外部引脚 信号可分为两组，一 组是面向CPU的信号， 一组是面向外设的信 号。
1.面向CPU一侧的引脚信号
⑴D7～D0：8位，双向，三态数据线 ⑵RESET：复位信号，复位后所有内部寄存器
清零，三个数据端口自动设为输入方式 ⑶CS*：片选信号 ⑷RD*：读信号 ⑸WR*：写信号 ⑹A1 、A0：端口选择信号
每一个8位数据端口均可设置为输入/输出方式， 且两种工作方式均可锁存
控制/状态口除了指示两组数据口的状态及选通 信号外，还可用做I/O口，如PC6和PC7，用位控 方式传送
端口A方式1作输入:
PA7~PA0 INTEA PC4
PC5
PC3
数据选通信号 表示外设已经准备好数据
STBA IBFA
INTRA
方式1输入联络信号定义
STB*——选通信号，低电平有效
由外设提供的输入信号，当其有效时，将输入设备送 来的数据锁存至8255A的输入锁存器
IBF——输入缓冲器满信号，高电平有效
8255A输出的联络信号。当其有效时，表示数据已 锁存在输入锁存器
INTR——中断请求信号，高电平有效
8255A输出的信号，可用于向CPU提出中断请求， 要求CPU读取外设数据
端口B方式1作输出：
PB7~PB0 INTEB PC2
PC1
PC0
外设响应信号 表示外设已经接收到数据
ACKB
OBFB INTRB
输出缓冲器满信号 表示CPU已经输出了数据
中断允许触发器
中断请求信号 请求CPU再次输出数据
方式1输出联络信号
OBF*——输出缓冲器满信号，低有效
8255A输出给外设的一个控制信号，当其有效时，表示 CPU已把数据输出给指定的端口，外设可以取走
8255A方式1作输出时的各联络信号对应关系
联络信号 OBF* ACK INTR INTE
端口A
对应PC7 对应PC6 对应PC3 PC6置位
端口B
对应PC1 对应PC2 对应PC0 PC2置位
状态信号可以通过读取端口C得到（P序
3. 方式2（双向选通方式）
8255A的读/写操作控制
A1 A0 RD* WR* CS* 输入操作（CPU读）
000 1
0 数据总线← 端口A
010 1
0 数据总线← 端口B
100 1
0 数据总线← 端口C
输出操作(CPU写)
001 0
0 数据总线→端口A
011 0
0 数据总线→端口B
101 0
0 数据总线→端口C
111 0
（1）工作方式2只适用于A口，B口仍按方式0或 方式1工作
（2） A口可工作于双向方式，C口的PC7～PC3 位作为A口的控制/状态信号端口，PC2～PC0用 于B组
（3）A口的输入/输出均有锁存功能。在方式2 工作状态下，A口既可工作于查询方式，又可工 作于中断方式
（4）状态字可以通过读C端口得到（P288）
（3）在方式0下，C口有按位进行置位和复 位的能力
方式0适合于两种情况：一种是无条件传送，另一 种是查询方式传送
2. 方式1
一种选通的输入/输出工作方式
三个端口分为两组，即A组和B组
A组包括8位数据端口A和PC7～PC3五位控制/ 状态端口，B组为8位数据端口B和PC2～PC0三位 状态控制端口
ACK*——响应信号，低有效
外设的响应信号，指示8255A的端口数据已由外设接受
INTR——中断请求信号，高有效
当输出设备已接受数据后，8255A输出此信号向CPU提出 中断请求，要求CPU继续提供数据
INTE ——中断允许信号，高电平有效
用于控制中断允许或中断屏蔽，PC6（PC2）置1，允许 中断，PC6（PC2）置0，禁止中断