集成电路版图设计调查报告
本科生课-集成电路版图设计-实验报告
西安邮电大学集成电路版图设计实验报告学号：XXX姓名：XX班级：微电子XX日期：20XX目录实验一、反相器电路的版图验证1)反相器电路2)反相器电路前仿真3)反相器电路版图说明4)反相器电路版图DRC验证5)反相器电路版图LVS验证6)反相器电路版图提取寄生参数7)反相器电路版图后仿真8)小结实验二、电阻负载共源放大器版图验证9)电阻负载共源放大器电路10)电阻负载共源放大器电路前仿真11)电阻负载共源放大器电路版图说明12)电阻负载共源放大器电路版图DRC验证13)电阻负载共源放大器电路版图LVS验证14)电阻负载共源放大器电路版图提取寄生参数15)电阻负载共源放大器电路版图后仿真16)小结实验一、反相器电路的版图验证1、反相器电路反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。
图1 反相器原理图2、反相器电路前仿真通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。
然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。
图3 前仿真结果3、反相器电路版图说明打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。
集成电路版图设计中的失配问题研究
集成电路版图设计中的失配问题研究引言集成电路是当今电子设备中不可或缺的关键部件，它们的设计和制造对设备的性能和功耗有着重大的影响。
在集成电路的设计过程中，版图设计是一个非常关键的环节，而失配问题是版图设计中一个非常重要的研究课题。
失配问题主要包括布局失配、工艺失配和性能失配，它们会影响电路的性能和稳定性。
对失配问题的研究和解决，对于提高集成电路的性能和稳定性具有重要的意义。
一、布局失配问题1. 布局设计中的关键参数在集成电路的版图设计中，布局设计是非常重要的一环。
布局失配问题主要是因为关键参数在设计过程中未能准确布局造成的。
晶体管的位置和宽度、金属线的线宽和间距等都是设计中非常重要的参数，如果这些参数未能准确布局，就会导致布局失配的问题。
2. 解决布局失配的方法为了解决布局失配的问题，设计师可以采用多种方法。
通过严格的设计规范和设计流程，保证设计中的关键参数能够得到准确的布局。
可以采用自动布局工具进行布局设计，这样可以减少因为设计师的主观误差而导致的布局失配问题。
还可以采用一些特殊的布局技术，比如镜像布局、重复单元布局等，来减小布局失配的影响。
二、工艺失配问题1. 工艺参数的变化集成电路的制程是一个非常精密的过程，但是在制程中，由于各种因素的影响，工艺参数会存在一定的变化。
这些变化包括晶体管的迁移率、金属线的电阻等，这些工艺参数的变化会导致工艺失配的问题。
2. 解决工艺失配的方法为了解决工艺失配的问题，设计师可以采用多种方法。
通过对工艺参数进行精确的模拟和仿真，在设计阶段就能够发现潜在的工艺失配问题。
可以采用一些特殊的工艺技术，比如补偿技术和优化设计技术，来减小工艺失配的影响。
还可以采用一些后端优化的方法，比如后端工艺调整和后端补偿设计等，来减小工艺失配的影响。
结论集成电路版图设计中的失配问题是一个非常重要的研究课题，它涉及到电路的性能和稳定性。
只有通过对失配问题的深入研究和解决，才能提高集成电路的性能和稳定性，为电子设备的发展提供更好的支持。
集成电路版图设计中的失配问题研究
集成电路版图设计中的失配问题研究随着集成电路技术的不断发展，芯片设计已经成为现代半导体产业中至关重要的环节之一。
在制定具体的芯片版图时，失配问题是一个极其严重的问题，因为它会导致电路性能的下降、功耗的增加以及可靠性的降低等问题。
本文将详细探讨集成电路中的失配问题，包括失配的定义、失配的原因、失配的分类、失配的影响以及失配的解决方案等内容。
一、失配的定义失配是指在芯片设计过程中因为生产制造、工艺优化、温度变化等原因所引起的电学参数不同于设计值的情况。
通俗来说，失配就是实际电路与设计电路之间存在着性能误差。
电路设计中，失配是不可避免的，而我们需要关注的是如何通过技术手段来降低失配的影响，以保证芯片的性能和可靠性。
二、失配的原因在芯片生产中，失配是由多种因素引起的。
1. 工艺变化：集成电路制造过程中不可避免地存在着工艺变化，如激光退火、电子束光刻、等离子体刻蚀等。
然而这些工艺变化将会导致器件的参数和性能发生变化，这种变化通常被称为工艺漂移。
2. 温度变化：芯片在工作时会产生热量，而热量会导致芯片内部的温度变化。
尤其对高性能芯片，这种温度差可以很大。
随着温度的变化，器件的晶体管参数，如场效应晶体管的阈值电压、输出电阻等都会发生变化。
3. 变量或过程漂移：器件电气特性会发生随机的、非稳态的变化，与时间有关。
这种变化通常称为变量漂移或过程漂移。
这种性质具有随机性和非连续性，常常是制造过程的结果或设计电路中的细节减小造成的结果。
4. 物理泄漏和噪声：在纳米、亚纳米结构中，物理问题会引起器件的性能变化，如隧道效应和本身相互作用导致器件的电学参数有误差；同时物理噪声也会干扰芯片的工作，例如热噪声、载流子噪声等。
三、失配的分类失配问题可以分为两类：同类失配和库尔特失配。
1. 同类失配：是指在同一个芯片中，相同类型的器件会显示出不同的电学效应。
例如，两个相邻的场效应晶体管长度相同，但文艺个体现在的某些参数就可能不一样，如介质层的厚度，衬底的掺杂浓度。
集成电路版图设计(反向提取与正向设计)
集成电路设计综合实验报告班级：微电子学1201班姓名：学号：日期：2016年元月13日一.实验目的1、培养从版图提取电路的能力2、学习版图设计的方法和技巧3、复习和巩固基本的数字单元电路设计4、学习并掌握集成电路设计流程二.实验内容1. 反向提取给定电路模块（如下图所示），要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。
2. 设计一个CMOS结构的二选一选择器。
（1）根据二选一选择器功能，分析其逻辑关系。
（2）根据其逻辑关系，构建CMOS结构的电路图。
（3）利用EDA工具画出其相应版图。
（4）利用几何设计规则文件进行在线DRC验证并修改版图。
三.实验原理1. 反向提取给定电路模块方法一:直接将版图整体提取（如下图）。
其缺点：过程繁杂,所提取的电路不够直观,不易很快分析出其电路原理及实现功能。
直接提取的整体电路结构图方法二：将版图作模块化提取，所提取的各个模块再生成symbol，最后将symbol按版图连接方式组合成完整电路结构（如下图）。
其优点：使电路结构更简洁直观、结构严谨、层次清晰，更易于分析其原理及所实现的功能。
CMOS反相器模块CMOS反相器的symbolCMOS传输门模块 CMOS传输门的symbolCMOS三态门模块 CMOS三态门的symbolCMOS与非门模块 CMOS与非门的symbol各模块symbol按版图连接方式组合而成的整体电路经分析可知，其为一个带使能端的D锁存器，逻辑功能如下:①当A=1，CP=0时，Q=D，Q—=D—；②当A=1，CP=1时，Q、Q—保持；③当A=0，Q=0，Q—=1。
2.CMOS结构的二选一选择器二选一选择器（mux2）的电路如图所示，它的逻辑功能是：①当sel=1时，选择输入A通过，Y=A；②当sel=0时，选择输入B通过，Y=B。
二选一选择器（mux2）由三个与非门（nand）和一个反相器（inv）构成(利用实验1 的与非门和反相器symbol即可)。
(实习报告)集成电路版图设计的实习报告
（实习报告）集成电路版图设计的实习报告关于在深圳菲特数码技术有限公司成都分公司从事集成电路版图设计的实习报告一、实习单位及岗位简介(一)实习单位的简介深圳菲特数码技术有限公司成立于2005年1月，总部位于深圳高新技术产业园。
深圳市菲特数码技术有限公司成都分公司于2007年10月在成都设立研发中心,位于青羊工业集中发展区B区12栋2楼。
菲特数码技术有限公司员工总人数已超过50人，其中本科以上学历占90%。
菲特公司拥有一支集嵌入式系统、软件技术、集成电路设计于一体的综合研发团队，其核心人员均是来自各个领域的资深专家，拥有多年成功研发经验，已在手持多媒体，车载音响系统，视频监控等多个领域有所斩获。
菲特公司以自有芯片技术为核心原动力，开展自我创新能力，并于2006年申请两项技术专利，且获得国家对自主创新型中小企业扶持的专项资金。
主要项目电波钟芯片设计及方案开发;视频专用芯片设计及监控摄像头方案开发、监控DVR方案开发;车载音响系统方案开发;网络电视、网络电话方案开发。
(二)实习岗位的简介集成电路版图设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等。
版图设计人员必须懂得集成电路设计与制造的流程、原理及相关知识，更要掌握芯片的物理结构分析、版图编辑、逻辑分析、版图物理验证等专业技能。
集成电路版图设计的职业定义为:通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。
通常由模拟电路设计者进行对模拟电路的设计，生成电路及网表文件，交由版图设计者进行绘制。
版图设计者在绘制过程中需要与模拟电路设计者进行大量的交流及讨论，这关系到电路最终的实现及最终芯片的性能。
这些讨论涉及到电流的走向，大小;需要匹配器件的摆放;模块的摆放与信号流的走向的关系;电路中MOS 管、电阻、电容对精度的要求;易受干扰的电压传输线、高频信号传输线的走线问题。
福州大学集成电路版图设计实验报告
福州大学物信学院《集成电路版图设计》实验报告姓名：席高照学号：111000833系别：物理与信息工程专业：微电子学年级：2010指导老师：江浩一、实验目的1.掌握版图设计的基本理论。
2.掌握版图设计的常用技巧。
3.掌握定制集成电路的设计方法和流程。
4.熟悉Cadence Virtuoso Layout Edit软件的应用5.学会用Cadence软件设计版图、版图的验证以及后仿真6.熟悉Cadence软件和版图设计流程，减少版图设计过程中出现的错误。
二、实验要求1.根据所提供的反相器电路和CMOS放大器的电路依据版图设计的规则绘制电路的版图，同时注意CMOS查分放大器电路的对称性以及电流密度（通过该电路的电流可能会达到5mA）2.所设计的版图要通过DRC、LVS检测三、有关于版图设计的基础知识首先，设计版图的基础便是电路的基本原理，以及电路的工作特性，硅加工工艺的基础、以及通用版图的设计流程，之后要根据不同的工艺对应不同的设计规则，一般来说通用的版图设计流程为①制定版图规划记住要制定可能会被遗忘的特殊要求清单②设计实现考虑特殊要求及如何布线创建组元并对其进行布局③版图验证执行基于计算机的检查和目视检查，进行校正工作④最终步骤工程核查以及版图核查版图参数提取与后仿真完成这些之后需要特别注意的是寄生参数噪声以及布局等的影响，具体是电路而定，在下面的实验步骤中会体现到这一点。
四、实验步骤I.反相器部分：反相器原理图：反相器的基本原理：CMOS反相器由PMOS和NMOS构成，当输入高电平时，NMOS导通，输出低电平，当输入低电平时，PMOS导通，输出高电平。
注意事项：（1）画成插齿形状，增大了宽长比，可以提高电路速度（2）尽可能使版图面积最小。
面积越小，速度越高，功耗越小。
（3）尽可能减少寄生电容和寄生电阻。
尽可能增加接触孔的数目可以减小接触电阻。
（4）尽可能减少串扰，电荷分享。
做好信号隔离。
反相器的版图：原理图电路设计：整体版图：DRC检测：LVS检测：II.CMOS差分放大器部分：CMOS差分放大器的原理图：在该电路中，M1、M2为有源负载，M3、M4为电流源，M5为电流源器件。
集成电路版图设计报告
北京工业大学集成电路板图设计报告姓名：张靖维学号：12023224 2015年6 月1日目录目录 (1)1 绪论 (2)1.1 介绍 (2)1.1.1 集成电路的发展现状 (2)1.1.2 集成电路设计流程及数字集成电路设计流程 (2)1.1.3 CAD发展现状 (3)2 电路设计 (4)2.1 运算放大器电路 (4)2.1.1 工作原理 (4)2.1.2 电路设计 (4)2.2 D触发器电路 (12)2.2.1 反相器 (12)2.2.2 传输门 (12)2.2.3 与非门 (13)2.2.4 D触发器 (14)3 版图设计 (15)3.1 运算放大器 (15)3.1.1 运算放大器版图设计 (15)3.2 D触发器 (16)3.2.1 反相器 (16)3.2.2 传输门 (17)3.2.3 与非门 (17)3.2.4 D触发器 (18)4 总结与体会 (19)1 绪论随着晶体管的出现，集成电路随之产生，并极大地降低了电路的尺寸和成本。
而由于追求集成度的提高，渐渐设计者不得不利用CAD工具设计集成电路的版图，这样大大提高了工作效率。
在此单元中，我将介绍集成电路及CAD发展现状，本次课设所用EDA工具的简介以及集成电路设计流程等相关内容。
1.1 介绍1.1.1集成电路的发展现状2014年，在国家一系列政策密集出台的环境下，在国内市场强劲需求的推动下，我国集成电路产业整体保持平稳较快增长，开始迎来发展的加速期。
随着产业投入加大、技术突破与规模积累，在可以预见的未来，集成电路产业将成为支撑自主可控信息产业的核心力量，成为推动两化深度融合的重要基础。
、1.1.2集成电路设计流程及数字集成电路设计流程集成电路设计的流程一般先要进行软硬件划分，将设计基本分为两部分：芯片硬件设计和软件协同设计。
芯片硬件设计包括：功能设计阶段，设计描述和行为级验证，逻辑综合，门级验证（Gate-Level Netlist Verification），布局和布线。
集成电路设计实验报告
集成电路版图设计教师：李兰英专业：电子科学与技术：陈国栋学号：201020109122时间：2012年11月28号集成电路版图设计——与Tanner EDA 工具的使用一、Tanner的L-Edit版图编辑器Tanner EDA 工具是有Tanner Research公司开发的系列集成电路设计软件，包括前端设计工具（Front End Tools）、物理版图工具（Physical Layout Tools）、仿真验证工具（T-Spice）、波形分析工具（W-Edit）；物理版图工具包括：L-Edit 版图编辑器（L-Edit Layout Editor）、L-Edit交互式DRC验证工具（L-Edit Interactive-DRC）、电路驱动版图工具（Schematic Driven Layout）、L-Edit 标准单元布局布线工具（L-Edit Standard Place and Route）和器件自动生成工具（Device Generators）；验证工具包括设计规则验证工具（L-Edit Standard DRC）、版图与电路图一致性检查工具（L-Edit LVS）、提取工具（L-Edit Spice Netlist Extraction）、节点高亮工具（L-Edit Node Highlighting）等。
二、使用版图编辑器画反相器的版图（1）启动版图编辑器L-Edit；（2）新建文件。
（3）对文件进行重命名；（4）设计格点与坐标；（5）调用“NMOS”和“PMOS”晶体管作为例化单元。
使用“I”或使用Cell ——Instance命令来调用“PMOS”单元。
在出现的Select Cell toInstance对话框中，通过点击Browse按钮浏览到“MOS”文件，可以看到在该文件下有“NMOS”和“PMOS”两个单元。
点击Browse按钮后点击确认键“OK”，可以看到已经添加了“PMOS”单元。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
关于IC集成电路版图设计的调查报告IC版图设计是指将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDSII数据的过程，简单来说，是将所设计的电路转化为图形描述格式，即设计工艺中所需要的各种掩模板，而掩模板上的几何图形包括如下几层：n阱、有源区、多晶硅、n+和p+注入、接触孔以及金属层。
一. 版图设计流程集成电路从60年代开始,经历了小规模集成,中规模集成,大规模集成,到目前的超大规模集成。
单个芯片上已经可以制作含几百万个晶体管的一个完整的数字系统或数模混合的电子系统。
在整个设计过程中,版图(layout)设计或者称作物理设计(physical design)是其中重要的一环。
他是把每个原件的电路表示转换成集合表示,同时,元件间连接的线网也被转换成几何连线图形。
概括说来，对于复杂的版图设计,一般分成若干个子步骤进行:1.模块划分。
为了将处理问题的规模缩小,通常把整个电路划分成若干个模块。
版图规划和布局是为了每个模块和整个芯片选择一个好的布图方案。
2.布局布线。
布局图应该和功能框图或者电路图大体一致，然后根据各个模块的面积大小进行调整，接着完成模块间的互连,并进一步优化布线结果。
3.版图压缩。
压缩是布线完成后的优化处理过程，试图进一步减小芯片的占用面积。
4.版图检查。
版图检查主要包括三个部分：1. Design Rules Checker（DR C）。
DRC有识别能力，能够进行复杂的识别工作，在生成最终送交的图形之前进行检查，程序就会按照规则检查文件运行，发现错误时，会在错误的地方做出标记与解释。
2. Electrical Rules Checker（ERC），它是用来检查线路短路，线路开路以及floating结点。
ERC检查短路错误后，会将错误提示局限在最短的连接通路上。
3. Layout Versus Schematic（LVS），LVS比较IC版图和原理图，报告版图连接和原理图的不一致，并进行修改直到版图与电路图完全一致为止。
5.版图修改。
此时的工作主要包括检查Label是否正确，label所选的lay er是否正确；Power & Ground连接是否有问题，得到的files是否确实可靠，检查netlist中器件类型的命名是否规范等。
6.寄生与仿真。
在实际电路的制作过程中，会产生寄生参数：寄生电容，寄生电感和寄生电阻。
7.版图完成。
后端数据接口处理，确认芯片版图的设计和尺寸，落实相关foundry流片计划，确认设计数据（GDSII文件）大小。
二. 版图设计方法对于版图设计方法，可以从不同角度对其进行分类。
如果按设计自动化程度来分,可将版图设计方法分成手工设计和自动设计两大类。
如果按照对布局布线位置的限制和布局模块的限制来分,则可把设计方法分成全定制(full custom)和半定制(semi custom)以及综合定制。
下面是对三种版图设计方法的具体介绍。
2.1 全定制设计方法全定制设计适用于电路性能要求高，或生产量较大的电路，希望得到最高速度、最低功耗和最节省面积的芯片设计。
这种方法主要以人工设计为主，计算机作为绘图与规则验证工具起辅助作用。
对版图的一部分，设计者要进行反复比较、权衡、调整、修改；元器件要有最佳尺寸；拓扑结构要有最合理的布局；连线要寻找最短路径。
精益求精，不断完善，以期把每个器件和连线都安排得最紧凑、最适当，在获得最佳芯片性能的同时，也可以因芯片面积最小而大大降低成本。
目前，产量浩大的通用集成电路从成本与性能考虑而采用全定制设计。
其他设计方法中最底层的单元器件，如标准单元法中的库单元、门阵列法中的宏单元，因其性能和面积的要求也采用全定制设计。
模拟集成电路因其复杂而无规则的电路形式，在技术上只适宜采用全定制设计法。
通用ASIC设计很少使用全定制设计，因为设计周期长、成本高。
但是简单。
规模较小而又有一定批量的专用电路，在设计者力所能及的情况下，也可采用全定制设计。
对于大规模、超大规模集成电路设计，全定制设计法显然不适合，但对于具有较多重复性结构的电路，仍然可以用。
其中重复的单元可以进行精心的人工设计，然后利用计算机图形软件中的复制功能，绘制出整个电路的版图。
全定制设计方法要求EDA系统不仅具有人机交互图形编辑系统支持，也要有完整的检查和验证功能，包括设计规则检查（DRC）、电学规则检查（ERC）、版图与电路图一致性检查（LVS）等。
在版图设计流程中，已对以上三种检查做了简单介绍。
2.2 半定制设计方法数字电路主要由晶体管和互连线两部分组成。
在不同电路的版图中，晶体管的构造基本上是相同的，差别在于所包含的晶体管数量不同以及晶体管连接方式不同。
如果先将一定数量的晶体管制作好，形成可称之为“母片”或“基片”的半成品，只要进行连线就可以制作出不同的具体电路。
由于半成品母片是事先做好并批量生产的，因而能大大加快专用电路的设计速度，降低设计和制造成本。
半定制法主要由门阵列和门海两种形式。
2.2.1 门阵列法（Gate Array）门阵列法就是在一个芯片上将预先制造完毕的形状和尺寸完全相同的逻辑门单元以一定阵列的形式排列在一起，每个单元内部含有若干器件，阵列间有规则布线通道，用以完成门与门之间的连接。
这种设计方法设计周期短，设计成本低，适合适当规模、中等性能、要求设计时间短、数量相对较少的电路。
但是，设计灵活性较低；门利用率低；芯片面积浪费。
2.2.2 门海法（Sea of Gates）门海法也是采用母片结构，它可以将没有利用的逻辑门作为布线区，而没有指定固定的布线通道，以此提高布线的布通率并提供更大规模的集成度。
门海设计技术是把由一对不共栅的P管和N管组成的基本单元铺满整个芯片（除I/O 区外），基本单元之间无氧化隔离区，布线通道不确定，宏单元连线在无用器件区上进行。
此种设计方法，门利用率高，集成密度大，布线灵活，保证布线布通率。
但是仍有布线通道，增加通道是单元高度的整数倍，布线通道下的晶体管不可用。
2.3 定制设计法定制方法吸取或结合了上述两种设计方法的优点而克服了两者的缺点，很受广大版图设计者的欢迎。
定制设计法适用于芯片性能指标比较高而生产批量又较大的芯片设计。
通常分为两大类：标准单元法和通用单元法。
2.3.1 标准单元法先将电路中所有的基本逻辑单元按照最佳设计的原则，精心画好版图并存入库中。
实际设计ASIC电路时，只需要从单元库中调出所需的单元版图，将其排列成若干行，行间留有布线通道，然后按照电路要求对各单元进行布线，即可顺利完成整个版图设计。
2.3.2 通用单元法与标准单元法不同，这种方法不要求每个单元等高，也不要等宽，每个单元可以根据最合理的情况单独进行版图设计，使其获得最佳性能。
设计整体版图时，先把所需的单元版图整体调出，然后边布局边调整，直到获得最佳位置为止。
2.4 模拟集成电路版图设计方法以上是对集成电路版图设计方法的简单总结，其中提到过，由于模拟集成电路重复性低，没有一般可遵循的布线规则，所以只能使用全定制设计方法。
下面将对模拟集成电路的版图设计方法进行简单介绍。
模拟集成电路处理的基本上是随时间变化的模拟量，而高性能的模拟电路很难自动完成，通常每个零件都要手工设计。
在进行数字电路版图设计时，主要目标是为了优化芯片尺寸和提高密度，但对于模拟集成电路而言，主要目标是解决电路性能、匹配程度、速度和各种功能方面的问题。
由于以上原因，在进行模拟电路版图设计时，需要考虑很多数字电路不曾遇到的问题，以下是对其的简单介绍。
2.4.1 器件对称对称是为了匹配，它是模拟电路版图设计中的重要技巧之一，对称包括器件对称，布局布线对称等。
简单说来，就是将两个器件的周围环境设计一致，重要的匹配规则如下：（1）把匹配器件相互靠近放置如果把要求匹配的器件相互靠近放置，无论衬底材料的均匀性，掩模板的质量及芯片加工对他们的影响都可以认为是相同的。
（2）保持器件方向一致如果器件放置方向相同，就可以尽量避免由于在光刻及原片加工的许多步骤中沿不同轴向的特性大小不一而造成的失配。
（3）增加虚拟器件两个器件的对称轴两边保持相同环境很重要，如果两边不同，可在另一边加入与对边相同的虚拟器件，来实现对称性，提高匹配。
（4）共中心对于较大的晶体管，不好实现对称，但可尽量实现中心对称，也可以提高匹配率。
2.4.2无源元件匹配（1）电阻匹配与其他器件一样，多晶电阻的匹配度是其尺寸的函数。
例如一个长5um宽3 um的电阻，典型的失配程度为0.2%。
针对MOS器件的版图设计的大多数对称规则也适用于电阻，例如长宽比例严格定义的电阻必须对相同的单位电阻通过串联或并联构成（具有相同的取向）。
要考虑电阻宽度对匹配度的影响，例如±0.1um的加工误差，对于宽度为3 um和1um的电阻的百分比误差是不同的，宽度越大，百分比误差越小。
因此调整宽度和长度而不改变电阻的阻值，电阻条采用较宽的尺寸，可以匹配的更好。
对于大数值的电阻，通常将其分为较短的电阻单元，平行放置并串联起来。
从匹配和可重复性的角度讲，这种结构比“蛇形”结构要有月的多，因为后者在拐角处的电阻较大。
多晶电阻的薄层电阻值R会随温度和工艺变化，在设计中需要预防这种变化。
温度系数取决于掺杂类型和浓度，必须在每一个工艺中对其进行测量。
（2）电容匹配高密度电容器的制作可以采用以下结构：多晶硅覆盖扩散区、多晶硅覆盖多晶硅或金属覆盖多晶硅，它们均作为电容器的两个极板，并在它们之间生长较薄的氧化层。
由于多晶硅与扩散区构成的电容器结构简单，尽管它的线性度比其他两种低，这种结构在当今模拟电路工艺中仍然使用的比较广泛。
如果不用以上三种结构，限行电容器应该设计成为由可用的导电层构成的三明治结构。
选择何种结构由以下两个因素决定：电容所占面积；底层极板寄生电容Cp和极板间电容C的比值Cp/C。
对于大电容阵列，可以采用交叉耦合方式。
但是与晶体管和电阻不同，他对连线电容很敏感，所以要特别注意单位电容之间的连线。
2.4.3 连线连线的优劣会影响到设计精度和速度。
如果连线较长，连线的平板电容和边缘电容会使工作速度降低。
例如，在一个混合信号系统中，时钟信号必须通过许多长的连线接到各个模块，从而产生相当大的连线电容。
更重要的是，线间电容导致了显著的信号耦合。
利用两种技术可以减小信号干扰。
第一种技术利用差动信号将大多数串扰转换成共模干扰。
第二种技术是在版图中屏蔽敏感信号。
连线电阻也要引起注意。
在低噪声应用中，长连线可能会产生相当大的热噪声，而且接触孔和通孔也存在大的电阻。
长导线的分布电阻和分布电容也会引起信号的延迟与弥散。
弥散是指信号沿导线传输时其跃变时间明显增加。
如果以时钟边沿确定一个采样点，弥散就会带来特别麻烦的问题。