集成电路版图设计教程

合集下载

集成电路版图设计基础第二章:基本IC单元版图设计

集成电路版图设计基础第二章:基本IC单元版图设计

电流 10 1 2 3 4 5 80 6 7 8
school of phye
basics of ic layout design
3
基本IC单元版图设计 – 电阻

方块/薄层电阻: - 设计/工艺/规则手册: 薄层电阻(率)ρ - 对于薄层电阻,同一种材料层,不同制造商的数值会有所不同,其中 一个可能的原因是厚度的不同。 - 用“四探针测试”法探测每方欧姆数值(R=V/I)。 - ic中典型的电阻值: poly栅: 2~3欧姆/方 metal层: 20~100m欧姆/方 diffusion: 2~200欧姆/方 - 工艺中的任何材料都可以做电阻。 常用的材料有poly和diffusion。 常用电阻器阻值范围: 10~50 欧姆 100~2k 欧姆 2k~100k 欧姆 - 电阻值计算公式: R = (L/W)* ρ
3
5
高阻值电阻的狗骨结构
方块数=5+2个拐角=6方
school of phye basics of ic layout design 13
4
基本IC单元版图设计 – 电阻

设计的重要依据: 电流密度 - 对于选择电阻的宽度,电流密度是重要的。 如果需要通过电阻大量的电流,你会使用一个大的、粗的线。 - 电流密度是材料中能够可靠流过的电流量。 工艺手册中有关于某些特定材料电流密度的介绍,工艺中任何能够被 用于传导电流的材料都有一个对应的电流密度,制造商的这些数据是 根据薄层厚度来确定的。 典型的电流密度大约是“每微米宽度0.5mA”。和宽度有关是因为设计 得越宽,能够通过的电流越多。 - 有时,在工艺手册中会告知“熔断电流”大小,就是在一定的时间内 毁 坏电阻所需的电流大小。 Imax = D * W Imax:最大允许可靠流过的电流mA D: 材料的电流密度 mA/um W: 材料的宽度 um

集成电路版图设计项目教程 项目9 IO与ESD版图设计

集成电路版图设计项目教程 项目9 IO与ESD版图设计
所有的MOS管必须以指状排布。 ➢ MOS管的源端和漏端的接触孔数量必须相等,并且等距排布。 ➢ 必须将大尺寸MOS管的漏极接触孔离栅极的距离设置得较大。 ➢ 在版图空间允许的情况下,可以考虑使用双排的接触孔。 ➢ 对于PMOS的源端要靠近N+保护环,对于NMOS的源端要靠近P+保护环。 ➢ ESD保护器件要被合适的保护环所包围。 ➢ 外围VDD、GND走线尽可能宽,减小走线上的电阻。 ➢ 若有可能,在芯片外围放置多个VDD、GND的PAD,也可以增强整体电路的抗ESD能力。 ➢ 外围保护结构的电源及地的走线尽量与内部走线分开。 ➢ 在一些电路中,存在没有直接的VDD – GND电压箝位保护结构,此时,VDD-GND之间的电压箝位及ESD电
任务9.2 ESD版图
(2)ESD介绍
P
二极管的ESD版图
对于N阱CMOS工艺来说,在P型衬底上做N型掺杂
N
的的二极管形成ESD防护器件。将二极管做成环形
结构,用环形的接触孔与P型衬底相连,N型掺杂
区通过接触孔形成一个四方形状,被环形的P型衬
底接触包围。 P
N
I/O
P
N
Pad
2022/3/19
项目9 IO与ESD版图设计
GDPMOS类似于GGNMOS,如图所示。PMOS管的漏极接I/O口和Pad,栅极、源极和衬底短接至电源 (VDD),因此GDNMOS二极管由栅源相接的NMOS二极管组成。
I/O Pad
NMOS Pad
PMOS
2022/3/19
GGNMOS
GDPMOS
项目9 IO与ESD版图设计
任务9.2 ESD版图
项目9 IO与ESD版图设计

Pad版图设计

北大集成电路版图设计课件_第9章集成电路版图设计实例

北大集成电路版图设计课件_第9章集成电路版图设计实例
R3 1 3 2 3 1 3 2 3
2
1
2
1
2
3
1
3
2
3
1
3
R1和R2的共质心结构版图设计
加入R3后的共质心版图设计
49
9.7带隙基准源版图实例
总体版图实例
比例电阻
运算放大器
1:8 晶体管
50
9.8芯片总体设计
首先,在总体版图的布局上,尽量将数字部分远离模拟部分,如果 总体电路中模拟部分偏多,则在版图设计中将数字部分放在靠边的位 置,而且把模拟部分中最容易被数字干扰的部分放到离数字部分最远 的位置,同时在数字部分和模拟部分中间用接地的衬底接触来进行隔 离,反之亦然。 其次,采用隔离环设计,对每个单元模块都用一层接地的衬底接触, 一层接电源的N阱构成的隔离环来进行隔离。对于整个模拟部分和数 字也分别采用相同的隔离环隔离,数字电路的隔离环可以吸收数字电 路的衬底噪声,从而可以减少通过衬底串扰到模拟电路的衬底噪声。 隔离环包的层数越多,理论上吸收衬底噪声效果越好。但是要避免数 字电路的p隔离环紧靠模拟电路的p型隔离环,因为在这种情况下数字 地的噪声会串扰到模拟地。从而使模拟地受到干扰。
1.反相器-并联反相器的版图
直接并联
共用漏区
7
9.2 数字版图设计实例
2.与非门
VCC A Q1 Q2 OUT B Q3
Q4
按电路图转换
MOS管水平走向设计
8
9.2 数字版图设计实例
3.或非门
VCC A Q1
B
Q2 OUT Q3 Q4
按电路图转换
MOS管水平走向设计
9
9.2 数字版图设计实例
4.传输门
25
9.5静电保护电路设计实例

集成电路版图设计-第二章

集成电路版图设计-第二章

Tanner Pro 集成电路设计与布局 长春理工大学
实战指导课件
第2章 使用S-Edit 设计基本组 件符号
本书主要以CMOS 的电路类型来学习 Tanner Pro 软件的使用。CMOS 电路的基 本组件为NMOS,PMOS 等。在S-Edit 中 可建立如PMOS、NMOS、电阻、电容等组 件符号,并可设置组件的各种性质,如 NMOS 组件的信道宽度、信道长度等。在 本章中将以详细的步骤引导读者建立 NMOS组件及Vdd 组件,并学习S-Edit 的 基本功能。
2.1 使用s-Edit 建立NMOS 符号
(1)打开S-Edit 程序
图2.1 S-Edit 标题栏
(2)另存新文件
图 2.2 另存新文件
(3)环境设置
图 2.3 设置颜色
(4)编辑模块
图 2.4 编辑模块Module0
(5)切换模式 (6)绘制NMOS 符号(7)加入组件接脚
图 2.5 切换置符号模式
(1)新增模块
图2.18 新增模块
图2.19 编辑画面
(2)切换模式
(3)绘制Vdd 符号
图 2.20 切换置符号 模式
图2.21 绘制Vdd 符号
(4)加入全域端口
图 2.22 编辑全域端口
图 2.23 全域端口编辑结果
(5)全域符号Vdd 设计成果
图2.24 全域符号Vdd 编辑结果
图 2.25 电路设计模式中没有电路图的存在
图2.6 绘图与 文字工具栏
图2.8 Schematic Tool
(8)编辑连接端口
图Байду номын сангаас2.9 编辑接脚
(10)设置输出性质
(11)完成NMOS 符号编辑

07集成电路版图设计技巧

07集成电路版图设计技巧

错误布线
正确布线
引线孔、通孔:
一般情况下,衬底接触和有源区接触布线 需要在整个接触区域内,保持一定间距, 连续制作一排引线孔; 模拟电路部分多晶硅栅引线处,制作两个 通孔;数字电路部分由于面积限制,多晶 硅栅引线处制作一个引线孔; 相邻金属层之间,如果面积允许,至少制 作两个接触孔。

(b)场反型形成场区寄生MOS管
2)场开启电压
影响场开启电压的因素: ① 场氧化层厚度——场氧化层越厚,场开 启电压就越高。 ② 衬底掺杂浓度——衬底浓度越高,场开 启电压也越高。 要求场开启电压足够高,至少应大于电路的 电源电压,使每个MOS管之间具有良好的隔 离特性 版图设计中增加沟道隔离环提高场开启电压。
部分设计规则

多晶硅延伸有源区最小:0.3um 引线孔、通孔尺寸:3×3um 引线孔、通孔最小间距:0.45um 有源区、多晶硅、一铝、二铝覆盖引线孔、通孔 最小:0.15um 多晶硅最小宽度: 0.3um 一铝、二铝最小宽度: 0.45um 多晶硅、一铝、二铝最小间距: 0.45um
1. 隔离环及其作用
1) 寄生MOS管 当金属线通过场氧化层时,金属线和场氧化层 及下面的硅衬底形成一个MOS管。如果金属线 的电压足够高,会使场区的硅表面反型,在场区 形成导电沟道,这就是场反型或场开启。寄生 MOS管接通不该连通的两个区域,破坏电路的 正常工作。
寄生MOS管示意图
(a)金属导线跨过两个扩散区
三、沟道隔离环
沟道隔离环是制作在衬底上或阱内的重掺 杂区,能提高场开启电压,防止衬底反型 形成寄生MOS管。 P管的隔离环是N-衬底上的N+环; N管的隔离环是P-阱内的P+环 将各管的衬底接触区域延长,并使之包围 整个模块即形成隔离环

集成电路版图设计项目教程 项目3 反相器版图设计

集成电路版图设计项目教程 项目3 反相器版图设计
关系定义、设计数据层的属性定义、在线设计规则、电气规则、显示色彩定义和图形格式定义等; ➢ 5.PV Rule(物理验证规则)文件:包含版图验证文件DRC/LVS/RC提取,支持Cadence的Diva、Dracula、
Assura和Mentor的Calibre验证工具等。
2022/3/19
项目3 反相器版图设计
➢ 2.Pitch计算用金属布线通孔与通孔的距离。这时,Pitch值 的计算公式为最小间距(0.5μm) + 2倍的金属布线M2包围通 孔的最小包围0.15μm + 布线宽度(0.6μm)=1.4μm。
➢ 3.Pitch计算用金属布线中心线与通孔的距离。这时,Pitch 值的计算公式为最小间距(0.5μm) + 1倍的金属布线M2包围 通孔的最小包围0.15μm + 布线宽度(0.6μm)=1.25μm。
1.PDK主要包含: ➢ 1.器件模型(Device Model):由Foundry提供的仿真模型文件; ➢ Symbols & View:用于原理图设计的符号,参数化的设计单元都通过了Spice仿真的验证; ➢ 2.CDF(Component Description Format,组件描述格式) & Callback:器件的属性描述文件,定义了器件类型、
器件名称、器件参数及参数调用关系函数集Callback、器件模型、器件的各种视图格式等; ➢ 3.Pcell(Parameterized Cell,参数化单元):它由Cadence的Skill语言编写,其对应的版图通过了DRC和LVS
验证,方便设计人员进行Schematic Driven Layout(原理图驱动的版图)设计流程; ➢ 4.技术文件(Technology File):用于版图设计和验证的工艺文件,包含GDSII的设计数据层和工艺层的映射

第一章 集成电路工艺与版图设计

第一章  集成电路工艺与版图设计

P+、N+有源区相关的
设计规则列表
编 号 2.1
描 述 P+、N+有 源区宽度 P+、N+有 源区间距
尺 寸 3.5
目的与作用 保证器件尺寸, 减少窄沟道效应
2.2
3.5
减少寄生效应
P+、N+有源区设计
规则示意图
Poly相关的设计规则列表
编 号 3.1 描 述 尺 寸 3.0 目的与作用 保证多晶硅线的必要电导
版图的布局与布线
布局就是将组成集成电路的各部分合理地布置在芯片上。 布线就是按电路图给出的连接关系,在版图上布置元器
布线规则
件之间、各部分之间的连接。
由于这些连线也要有一定的面积,所以在布局时就要留
下必要的布线通道。
布线规则 1. 电源线和地线应尽可能地避免用扩散区和多晶硅走线,
多晶硅最小宽 度
3.2
3.3
多晶硅间距
与有源区最小 外间距
2.0
1.0
防止多晶硅联条
保证沟道区尺寸
3.4
3.5
多晶硅伸出有 源区
与有源区最小 内间距
1.5
3.0
保证栅长及源、漏区的截断
保证电流在整个栅宽范围内 均匀流动
Poly相关设计规则示意图
Contact相关的设计规则列表
编 号 4.1 描 述 尺 寸 目的与作用 保证与布线的良好接触
NWELL层相关的设计规则
编 号 描 述 尺寸(um) 目的与作用
1.1
N阱最小宽度
10.0
保证光刻精度和器件尺寸
1.2
N阱最小间距
10.0
防止不同电位阱间干扰 保证N阱四周的场注N区环的尺 寸 减少闩锁效应

《集成电路版图设计》(第二章)PPT课件

《集成电路版图设计》(第二章)PPT课件

方式二:选择Attach
基于Cadence系统的 全定制版图设计基础
基于Cadence系统的 全定制版图设计基础
三、显示文件准备
LSW窗口:
✓ nwell是N 阱,PMOS管做在N阱中; ✓ ndiff是N型扩散区,也叫N型有源区(active),用来做NMOS管; ✓ pdiff是P型扩散区,也叫P型有源区,用来做PMOS管; ✓ nimp是N型扩散区注入层; ✓ pimp是P型扩散区注入层; ✓ poly是多晶层,主要用来做管子的栅极; ✓ cont是接触孔contact; ✓ metal1是一铝层; ✓ via1是一铝层和二铝层之间的连接孔,称为通孔; ✓ metal2是二铝层; ✓ pad是压焊点所在的层; ✓ 其它还包括一些特殊器件上的标识层等等
3、单元的宽长比设 置原则——最常见 宽长比的设置
逻辑图中每一 个管子宽长比 的设置
基于Cadence系统的 全定制版图设计基础
3、单元的宽长 比设置原则— —最常见宽长 比的设置(续)
单元符号的建立和 Label的设置
基于Cadence系统的 全定制版图设计基础
3、单元的宽长比 设置原则——其它 宽长比的设置
基于Cadence系统的 全定制版图设计基础
第一部分、D508项目逻辑图的准备
一、逻辑图输入工具启动
二、一个传输门逻辑图及符 号的输入流程
三、D508项目单元逻辑图的准备 四、D508项目总体逻辑图的准备
第二部分、D508项目版图输入准备
一、设计规则准备 二、工艺文件准备 三、显示文件准备
第三部分、版图设计步骤及操作
三、显示文件准备(续)
基于Cadence系统的 全定制版图设计基础
Display Resource Editor 窗口:
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

2) PC机进入方法 ① 先进入系统 ② 进入Terminal窗 方法1:单击鼠标右键=>选New Terminal
方法2:点击红帽子符号=>上拉菜 单,选System Tools→Termimal
③ 提示符后输入icfb & =>按<Enter>键。 3)PC机上系统退出方法: 点击红帽子符号=>上拉菜单,选Log Out→Shut Down→OK
③ 将二者合并成完整的Symbol。
2.5. 电路图的层次化设计 顶层电路由几个单元构成方框图。 从顶层电路中计数器和译码器的Symbol看它们的内部电路结构,要从顶层逐层向 下打开来看。
计数器和译码器
1)从顶层向下看 例:观看计数器各层电路图方法: ① 点击计数器的Symbol选中它。 ② 选命令Design→Hierarchy→Descend Edit…<E> => Descend对话框。
② 在 Library Manager中,选命令File→New→ Library...,
③ 在New Library的文本区输入:abc,点击OK。
(2) 建新文件 1)方法1:① 在CIW,选 File→New→Cellview...,=>“Create e文本区选择库名abc, ③ 在Cell Name中输入单元名inv, ④ 点击Tool文本区右端的按钮,出现下拉菜单。选择Composer-Schematic,在 View Name内自动生成Schematic,
5) 加线名。点击图标Wire Name。
6)编辑器件属性 ① 选中器件。 ② 选命令Edit→Properties→Object…,或快捷键<q>。
7)检查并存盘。命令Check and Save,或点击图标。
(2)建Symbol。 1) 在电路图窗选命令Design→Create Cellview →From Cellview...=>Cellview From Cellview对话框 2) 输入库名和单元名=>Symbol Generation Options对话框。
⑤ 按OK键=>“Virtuoso Schematic Editing”(电路图编辑窗 )。
2)方法2: ① 在Library Manager,选刚建的库abc,
② 在库管理器,选File→New→Cell view...,=>“Create New File”对话框,
以下步骤同方法1②~⑤ 。
2.3. 电路图编辑窗
③ 按Descend对话框的OK键 => 计数器电路图
④ 用步骤 ①~③ 可观看D触发器各层的电路图。
⑤ 查看D触发器中或非门的电路图,选中它。
⑥ 选View Name的选项为cmos_sch,按OK键=>显示晶体管级电路图。
2)从底层逐级向顶层查看。 ①方法:选命令Design→Hierarchy→Descend Edit…<e>。 ②从底层回到顶层的简单方法:用命令Design→Hierarchy→Return to Top。 例:现处于底层的传输门晶体管级,用上述命令能直接回到顶层。
2.2. 建立新库和新文件 (1) 建新库 1)方法1:① 在CIW中,点击File→New→Library...;
② 在New Library对话框内输入库名abc;
③ 选第三个选项: ◆Don't need a techfile ④ 点击Ok键,新库abc建成。
2)方法2:① 点击CIW的Tools→Library Manager...,
2.4. 电路图的输入及编辑 (1) 画电路图 1) 加器件。 ① 选命令Add→Instance...<i>,=> “Add Instance”对话框。
② 点击Browse按钮=>Library Browser
在Sample库和AnalogLib库中包含MOS管符号。 PMOS管
NMOS管
2) 连线。命令Add →Wire(narrow);或快捷键<w>;或点击图标。 3)加电源和地符号。在AnalogLib库中选调。 4)加终端(或管脚)。命令Add→ Pin...或快捷键<p> => Add Pin对话框,输 入管脚名(注意选择方向)。
第2章 Cacence软件
主要内容 2.1. Cacence软件简介 2.2. 建立新库和新文件 2.3. 电路图编辑窗 2.4. 电路图的输入及编辑 2.5. 电路图的层次化设计
2.1. Cacence软件简介 1) UNIX系统(工作站)进入方法 ① 开机=>显示:Please enter your name,输入用户名=>按<Enter>键=>显 示:Please enter your password,输入密码=>按<Enter>键。 ② 按鼠标右键,选Tools →Terminal,进入Terminal窗。 ③ 在提示符后,输入icfb & =>按<Enter>键=>出现CIW(Command Interpreter Window)。
安排管脚位置后按OK键=>系统生成并显示Symbol符号。
3) 输入标准图形符号。命令Add → Import Symbol...。
4) 修改两个符号后合并为一个Symbol: ① 对输入的标准符号去除输入、输出管脚名和接线点,保留框架和其它信息。 ② 在生成的Symbol中保留输入、输出管脚名和接线点。
相关文档
最新文档