倒计时定时器电路设计
倒计时控制电路的设计
倒计时控制电路的设计引言倒计时控制电路是一种用于定时器和计时器应用的电路，可以根据设定的时间进行倒计时操作。
在很多领域中，如工业自动化、家电控制和体育比赛计时等，倒计时控制电路都有着广泛的应用。
本文将介绍倒计时控制电路的设计方法和实现原理。
设计原理倒计时控制电路的设计原理基于时钟信号和计数器的组合。
一般来说，这种电路包括以下几个主要组件：1.时钟信号发生器：产生周期性的时钟信号，用于控制计时器的计数。
2.计时器：根据时钟信号进行计数的模块，可以设定初始时间和倒计时时间。
3.比较器：用于比较计时器的当前计数值与设定的倒计时时间，当计数值达到设定时间时触发输出信号。
4.数码显示器：用于显示倒计时的剩余时间。
具体的设计流程如下：1.根据应用需求确定倒计时的时间范围和精度。
2.设计时钟信号发生器，选择合适的频率和波形。
3.根据倒计时时间确定计时器的位数和最大计数值。
4.使用比较器将计时器的当前计数值与设定时间进行比较，判断是否触发输出信号。
5.通过数码显示器显示倒计时的剩余时间。
设计步骤步骤一：确定倒计时的时间范围和精度在设计倒计时控制电路之前，需要确定倒计时的时间范围和精度。
时间范围决定了计时器所需的位数，一般可以根据具体应用需求确定。
精度则决定了时钟信号发生器的频率和计时器的最大计数值。
步骤二：设计时钟信号发生器时钟信号发生器的设计可以借助于集成电路或者振荡电路来实现。
常见的时钟信号发生器有555定时器、晶振等，选择合适的时钟信号发生器可以根据倒计时时间范围和精度来确定。
步骤三：确定计时器的位数和最大计数值根据倒计时的时间范围，确定计时器的位数和最大计数值。
一般来说，计时器的位数可以通过以下公式计算：位数= log₂(时间范围 / 精度)根据计算得到的位数，可以选择合适的计数器集成电路或者设计自己的计时器电路。
步骤四：使用比较器进行比较比较器用于比较计时器的当前计数值与设定的倒计时时间。
一般来说，比较器的输入包括计时器的输出信号和设定的倒计时时间，输出则是触发信号。
倒计时定时器设计
一、倒计时定时器设计1、20秒、30分钟到计时计数器1、1 设计要求：20s倒计时定时器：倒计时由按钮启动，计时精度0.1s，在数码管中显示倒计时值。
30分钟倒计时定时器：倒计时由按钮启动，计时精度1s，在数码管中显示倒计时值。
1、2设计的作用目的：此次设计是我们更进一步了解基本电路的设计流程，提高自己的设计理念，丰富自己的理论知识，巩固所学知识，使自己的动手动脑能力有更进一步提高，为自己今后的学习和工作打好基础，为自己的专业技能打好基础。
通过解决实际问题，巩固和加深“单片机原理与应用”课程中所学的理论知识和实验能力，基本掌握单片机应用电路的一般设计方法，提高电子电路的设计和实验能力，加深对单片机软硬知识的理解，获得初步的应用经验，为以后从事生产和科研工作打下一定的基础。
本次设计注重对单片机工作原理以及键盘控制及显示原理的理解，以便今后自己在单片机领域的学习和开发打下基础，提高自己的动手能力和设计能力，培养创新能力，丰富自己的理论知识，做到理论和实践相结合。
本次设计的重要意义还在于对单片机的内部结构和工作状态做更进一步的了解，同时还对单片机的接口技术，中断技术，存储方式和控制方式作更深层次的了解。
1、3问题分析：在电子技术飞速发展的今天，电子产品的人性化和智能化已经非常成熟，其发展前景仍然不可估量。
如今的人们需求的是一种能给自己带来方便的电子产品，当然最好是人性化和智能化的，如何能做到智能化呢？单片机的引入就是一个很好的例子。
单片机又称单片微型计算机，也称为微控制器，是微型计算机的一个重要分支，单片机是20世纪70年代中期发展起来的一种大规模集成电路芯片，是集CPU，RAM，ROM，I/O接口和中断系统于同一硅片上的器件。
单片机的诞生标志着计算机正式形成了通过计算机系统和嵌入式计算机系统两个分支。
目前单片机已渗透到我们生活的各个领域，几乎很难找到哪个领域没有单片机的踪迹。
单片机已在广阔的计算机应用领域中表现得淋漓尽致电器因此，单片机已成为电子类工作者必须掌握的专业技术之一。
倒计时定时器电路设计
倒计时定时器电路设计倒计时定时器电路是一个常用的电子电路，在各种应用场景中被广泛使用。
例如，在厨房，我们可以使用倒计时定时器电路来实现烹饪定时；在赛车场上，我们可以使用倒计时定时器电路来准确计时比赛时间等等。
下面是一个关于倒计时定时器电路设计的详细说明：首先，我们需要确定时间范围。
根据实际需求，我们可以选择不同的计时范围，如分钟、小时、天等。
不同的时间范围对应着不同的计数器位数，即需要不同数量的计数器。
例如，如果我们需要设计一个分钟级别的倒计时定时器，那么我们需要使用至少6位的计数器，以便表示60分钟。
其次，我们需要确定时间单位。
在设计倒计时定时器电路时，我们需要确定最小的时间单位，即每次计数的时间间隔。
常见的时间间隔有秒、分、时等。
根据实际需求选择最小时间单位。
然后，我们需要选择适当的计数器和显示单元。
计数器是用来计数的关键元件，可以通过不同的计数器实现不同范围和位数的倒计时。
常见的计数器有二进制加法计数器（如74LS191）、二进制表计数器（如74LS193）等。
显示单元可以是数码管，也可以是液晶显示屏等。
接下来，我们需要设计时钟信号源。
时钟信号源可以是晶振电路，也可以是晶振模块，甚至我们可以利用其他电路的时钟来作为时钟信号源。
设计时钟信号源时，需要确定时钟频率，即每秒或每分钟的脉冲数。
根据时钟频率和时间单位选择相应的频率分频电路，以便生成具有所需时间间隔的时钟信号源。
最后，我们需要设计控制逻辑。
控制逻辑用于控制计数器，根据时钟信号源的脉冲将计数器递减。
当计数器减至0时，需要触发警报或其他操作。
控制逻辑可以使用逻辑门、可编程逻辑器件等来实现。
在设计倒计时定时器电路时，还需要考虑一些额外的功能，如暂停、重置、显示等。
这些功能可以通过增加额外的开关、按钮、显示芯片等元件来实现。
总结起来，倒计时定时器电路设计的关键是确定时间范围、时间单位、计数器和显示单元的选择，设计适当的时钟信号源和控制逻辑。
在设计过程中，需要充分考虑实际需求和制约条件，并结合相应的电子元件来实现倒计时定时器电路。
数电课程设计十秒倒计时定时器
辽宁师范大学《数字电路》课程设计（09级本科）题目: 定时器1学院：物理与电子技术学院专业：电子信息工程班级：09.3班学号：14级!姓名: 张宁指导教师：赵静邱红张卓2完成日期：2011年10 月27 日一•设计内容及要求10 秒的倒计时定时器，倒计时要求用数码显示，当定时到1秒时，有声音提示，提示声音为0.5秒，当倒计时到0时停止计数二.总体方案设计由设计内容及要求，我设计了一个以NE555构成的多谐振荡电路，来发出一秒间隔的脉冲；用74LS192进行倒计时，通过74LS47连接一个数码显示器；由74LS192发出的高低电平经过逻辑电路变化，连接74LS121来控制蜂鸣器在1秒时响。
三.单元模块设计.1.以NE555构成的多谐振荡器NE555的震荡器在本电路中的周期T=C(R1+R2)=1S 图二冲图三为多谐振荡电路 R1和R2, C 的值确保震荡周期为1 秒，图三的右下角为复位电路，与下一部分一同介绍。
2.倒计时电路图5-1 7 11.SI92的引和扌*列及逻辑符巧<H ）引脚扌非列I%1HI l_d I HL L TUT ?1 Qi 口。
CP (> OPuPOOJQO Qijr1一匕 f3 2 P2 P36Q2 7Q3CPu CPnMRTCu TC D1213L_r —Po “就Fil rial pin1011 —14-图四由74LS192的真值表图四可以看出，若想让元件工作在减计数状态MR PL 非，CPu的值必须分别为0，1，1。
由要求可以看出，192的初始必须是九，所以加了一个复位电路，确保初始值是9.计数器输入端P0,1,2,3对应接高低低高电平。
Q0, Q1,Q2,Q3为计数器输出端接到74LS47上。
NE555的3号管脚与74LS192的4浩管脚相连。
一秒发出一个脉冲，74LS192开始倒计时。
4.逻辑电路逻辑电路的作用在于将74LS192输出为一，即 Q3Q2Q1Q0=0001时输给报警电路一个负脉冲。
数电实验一：倒计时定时器、BCD代码转化器(设计报告)
数电实验1设计报告实验名称：倒计时定时器 实验目的：1.掌握组合逻辑与时序逻辑电路的设计方法及调试方法2.熟练掌握常用MSI 逻辑芯片的功能及使用方法3.初步掌握Verilog HDL 数字系统设计方法4.熟悉PLD 实验箱的结构和使用及Quartus II 软件的基本操作5.掌握采用Quartus II 软件和实验箱设计实现逻辑电路的基本过程设计任务及要求：一、 倒计时定时器:用适当的中小规模集成电路设计一个定时器，实现60s 以内的定时功能，可以设置60s 以内任何时间作为倒计时的起点，将设计下载到实验箱并进行硬件功能测试。
要求：用开关或按键进行定时设置倒计时计数状态用两位数码管显示计时结束时用彩灯或声响作为提电路设计过程： 1.关于74192芯片 可实现减法计数:74HC192 两位:两片74HC1922.不进行任何的反馈,预置也不起作用的一位倒计时器U174192N A 15B 1C 10D 9UP 5QA 3QB 2QC 6QD 7DOWN4~LOAD 11~BO 13~CO12CLR 14加法计数功能,UP 为加法脉冲输入端 减法计数功能,Down 为减法脉冲输入端 减法计数到0000时,借位Bo =0 加法计数到1111时进位Co =03.计到零停止计数功能,设置启动开关,启动前停在预置值5.加入译码器完成数码管显示设计原理图：数码管动态扫描原理图：分析统图：管脚分配方案：实验题目：BCD代码转换器实验目的：1、掌握组合逻辑与时序逻辑电路的设计方法及调试方法2、熟练掌握常用MSI逻辑芯片的功能及使用方法3、初步掌握Verilog HDL数字系统设计方法4、熟悉PLD试验箱的结构和使用及Quartus 2软件的基本操作5、掌握用Quartus2软件和实验箱设计实现逻辑电路的基本方法设计任务：BCD代码转换1、8421码与5421码之间的转换2、余3码与5421之间的转换3、8421码与2421码之间的转换4、5421码与2421码之间的转换用74283和其它中小规模组合电路实现代码之间的双向可控转换，完成对逻辑设计的波形仿真、下载电路设计步骤（一）、代码转换的设计：写出真值表，找出逻辑关系，利用加法器和逻辑器件，设计对应的电路原理图1、8421码与5421码8421:0000、0001、0010、0011、0100、0101、0110、0111、1000、10015421:0000、0001、0010、0011、0100、1000、1001、1010、1011、1100方法：8421到5421后五个数加00115421到8421后五个数加1101利用开关控制器：1表示8421到5421，0表示54214到84212、余3码与5421码余3码：0011、0100、0101、0110、0111、1000、1001、1010、1011、11005421码：0000、0001、0010、0011、0100、1000、1001、1010、1011、1100方法：余3码到5421：前五个数加11015421到余3码：前五个数加0011利用开关控制器：0表示余3码到5421，1表示5421到余3码3、8421吗与2421码8421:0000、0001、0010、0011、0100、0101、0110、0111、1000、10012421:0000、0001、0010、0011、0100、1011、1100、1101、1110、1111方法：8421到2421：后五个数加01102421到8421：后五个数加1010利用开关控制器：1表示8421到2421,0表示2421到84214、5421码与2421码5421码：0000、0001、0010、0011、0100、1000、1001、1010、1011、11002421码：0000、0001、0010、0011、0100、1011、1100、1101、1110、1111方法：5421到2421：后五个数加00112421到5421：后五个数加1101利用开关控制器：1表示2421到5421,0表示5421到2421原理图、下载电路及管脚分配：1、8421码与5421码之间的转换管脚分配：2、余三与5421码之间的转换管脚分配：3、8421码与2421码管脚分配：4、5421码与2421码管脚分配：。
adpcb倒计时定时器电路报告
adpcb倒计时定时器电路报告一、引言倒计时定时器电路在现代电子技术中得到了广泛的应用。
其主要原理是通过对电路的时序控制实现一定时间内的计时、倒计时以及定时功能。
其中adpcb倒计时定时器电路是一种常用的定时器电路之一。
本报告将对其原理和应用进行详细的介绍。
二、adpcb倒计时定时器电路的原理adpcb倒计时定时器电路的主要原理是通过对电路的时序控制实现定时器的计时、倒计时和定时功能。
这里我们介绍其常见的计时功能。
adpcb倒计时定时器电路由主控制芯片、数码管、按键、电源等部分组成。
其中主控制芯片是整个电路的核心部分，其功能是对电路的时序进行控制。
数码管则是用于显示时间的重要部分，按键用于设置计时时间，电源则是提供电路运行所需的电能。
当电路启动时，主控制芯片开始计时，将计时时间按照一定的逻辑顺序转换为能够被数码管识别的数字，并依次输出到数码管上进行显示。
此时，按键可以对计时时间进行设置和调整，将计时时间按照需要的时间进行设定。
当预设的计时时间结束时，电路会自动停止计时，并发出相应的提示信息。
三、adpcb倒计时定时器电路的应用adpcb倒计时定时器电路广泛应用于各种定时器场合，如厨房计时器、实验室计时器、电子钟等。
具体应用如下：1. 厨房计时器在厨房中，我们经常需要计时烹饪时间，以确保食物的烹饪质量。
adpcb倒计时定时器电路可以方便地实现这一功能，只需要将计时时间设置为需要的烹饪时间，电路会在时间结束时自动发出提示声音，提醒完成烹饪。
2. 实验室计时器在实验室中，我们需要对实验过程进行计时，以控制实验的进度和结果。
adpcb 倒计时定时器电路可以精确地计时，并提供声音提示，方便实验人员进行实验操作。
3. 电子钟adpcb倒计时定时器电路可以用于制作电子钟，将计时时间设置为24小时，可以在数码管上显示当前时间，并发出声音提示。
此外，还可以根据需要设置闹钟功能，让电路在设定的时间发出提示声音。
四、总结adpcb倒计时定时器电路是一种常用的定时器电路之一，其可以通过对电路的时序控制实现计时、倒计时和定时等功能。
(完整版)电子倒计时定时器设计毕业设计论文
江苏信息职业技术学院毕业设计（论文）题目：电子倒计时定时器设计摘要随着时代的进步，电子技术的发展，倒计时定时器得到了越来越广泛的应用，给人们日常的生活、学习、工作、娱乐带来便利，电子定时器相比普通的定时器来事具有体积小、重量轻、造价低、精度高等特点。
本设计主要采用51系列单片机，通过硬件电路设计和软件编程设计来实现，硬件主要包括主控模块，时间显示模块，键盘设置模块，报警器模块的设计，软件编程主要采用C语言，虽然程序条数比较多，但是设计起来比较方便，可通过Keils软件进行调试。
此次倒计时定时器采用单片机AT89S51为核心，利用时钟芯片DS1302来显示一天的时间，系统通电后利用数码管自动显示当前时间，通过键盘可以调整时间，分别对时、分、秒进行加减，也可以通过键盘转换成倒计时模式，最大倒计时时间为59分59秒，而且误差很小，当倒计时为零时蜂鸣器进行报警，指示灯变亮，倒计时功能关闭则显示当前时间，操作简单方便。
关键词：时钟芯片；AT89S51；倒计时；DS1302目录摘要 (1)第1章绪论 (5)1.1课题的学术背景及其实际意义 (5)1.2相关领域的成果及存在的不足 (5)1.3课题来源及主要研究内容 (5)第2章倒计时定时器的结构、原理及设计方案 (7)2.1 单片机的发展概况 (7)2.2 51单片机的内部结构 (7)2.3 设计要求、方案及框图 (9)2.1.1设计要求 (9)2.1.2设计方案 (9)2.1.3设计框图 (10)第3章硬件电路设计 (11)3.1ATS89C51单片机介绍 (11)3.2时钟模块 (13)3.2.1DS1302简介 (13)3.2.2 (14)3.2.3时钟电路设计 (15)3.2.4时钟复位电路 (15)3.3键盘模块 (16)3.4显示模块 (17)3.4.1LED数码管介绍 (17)3.4.2 (19)3.5报警模块 (21)第4章软件程序设计 (22)4.1Keil软件介绍 (22)4.2软件程序流程图 (22)第5章系统调试 (25)结论 (30)参考文献 (31)附录 (32)附录1 主程序 (32)附录 2 电路原理图 (49)附录3 PCB图 (50)致谢 (51)第1章绪论1.1课题的学术背景及其实际意义倒计时定时器已经成为人们日常生活中必不可少的物品，随着技术的发展，广泛的应用于各个公共场所，给人们日常的生活、学习、工作、娱乐带来便利，但是由于原先简单的报时功能已经不能够被人们所满足，希望出一些新的功能新的产品来满足人们的需要，例如重要日子的倒计时、秒表等等，这些都能带来更大的方便。
数电课程设计--十秒倒计时定时器
辽宁师范大学《数字电路》课程设计（09级本科）题目：定时器1 学院：物理与电子技术学院专业：电子信息工程班级：班级学号： 14 姓名：张宁指导教师：赵静邱红张卓完成日期：2011 年 10 月 27 日一．设计内容及要求10秒的倒计时定时器，倒计时要求用数码显示，当定时到1秒时，有声音提示，提示声音为秒，当倒计时到0时停止计数二．总体方案设计由设计内容及要求，我设计了一个以NE555构成的多谐振荡电路，来发出一秒间隔的脉冲；用74LS192进行倒计时，通过74LS47连接一个数码显示器；由74LS192发出的高低电平经过逻辑电路变化，连接74LS121来控制蜂鸣器在1秒时响。
三．单元模块设计.1.以NE555构成的多谐振荡器图1 图二NE555的震荡器在本电路中的周期T=C(R1+R2)=1S图三。
图三为多谐振荡电路R1和R2，C的值确保震荡周期为1秒，图三的右下角为复位电路，与下一部分一同介绍。
2.倒计时电路图四图五由74LS192的真值表图四可以看出，若想让元件工作在减计数状态MR，PL非，CPu的值必须分别为0，1，1。
由要求可以看出，192的初始必须是九，所以加了一个复位电路，确保初始值是9.计数器输入端P0,1,2,3对应接高低低高电平。
Q0，Q1,Q2,Q3为计数器输出端接到74LS47上。
NE555的3号管脚与74LS192的4浩管脚相连。
一秒发出一个脉冲，74LS192开始倒计时。
图六4.逻辑电路逻辑电路的作用在于将74LS192输出为一，即Q3Q2Q1Q0=0001时输给报警电路一个负脉冲。
图七图八图九图九管脚功能描述:管脚3（A1）、4（A2）是负边沿触发的输入端；管脚5（B）是同相施密特触发器的输入端，对于慢变化的边沿也有效；管脚10（C ext）和管脚11（R ext/C ext）接外部电容（C x），电容范围在10pF～10μF之间；管脚9（R int）一般与管脚14（V CC，接＋5V）相连接；如果管脚11为外部定时电阻端时，应该将管脚9开路，把外接电阻（R x）接在管脚11和管脚14之间，电阻的范围在2～40kΩ之间。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录摘要 (1)第1章概述 (2)第2章电路设计方案 (3)2.1 总体电路设计方案 (3)2.2 单元功能模块设计 (4)2.2.1 秒信号发生器 (4)2.2.260分频器电路设计 (5)2.2.3 减法计数器 (6)2.2.4 译码显示电路 (9)2.2.5 执行电路 (11)第3章整机电路原理 (13)第4章仿真 (14)总结 (16)致谢 (17)参考文献 (18)附录1电路原理图 (19)附录２仿真图 (20)摘要本设计主要由减法计数器、译码显示器、秒信号发生器、分频器、执行路等构成，能实现倒计时、定时和控制执行电路工作的功能。
倒计时计数末了时，继电器动作，控制用电器动作。
其中时钟信号是由多谐振荡器产生的1Hz秒脉冲信号，而且秒脉冲信号可以通过分频器产生出1/60Hz的分脉冲信号，然后通过开关选择秒脉冲或分脉冲信号通过开关选择输入电路，对倒计时计数器进行触发，计数器由置数开关输入的预置数开始进行计数，其中数字由译码数码管显示，直到倒计时末了，产生信号使继电器工作，从而通过控制开关控制受控电器的开或关。
所以，此设计相当于构造了一个电器的控制开关，能够灵活定时电器的工作时间，从而使电器的开关更加方便。
关键词计数器；译码器；显示器；分频器第1章概述倒计时计数器的用途很广泛。
它可以用作定时，控制被定时电器的工作状态，实现定时开或者定时关，最长定时时间为99分钟。
他还可以用做倒记时记数，最长记时时间为99秒，而且有二位数码管显示记数状态，可以灵活的对受控电器进行定时开关。
倒计时计时器的核心器件是可预制数减计数器IC3、IC4，其初始数由拨码开关S1、S2设定，其输出状态由BCD码七段译码器IC1、IC2译码后驱动LED数码管显示。
门电路D1、D2产生秒信号脉冲，以及经IC5等60分频后得到的分信号脉冲。
由开关S4选择后作为时钟脉冲送入减计数器的CP端。
当按下启动按钮S3后，S1、S2设定的预置数进入减计数器，数码管显示出该预置数，然后计数器就在时钟脉冲CP的作用下减计数，数码管做同步显示。
当倒计时结束，减计数器显示为00时，输出高电平使VT1、VT2导通，继电器K1吸合，其常开接点K1-1闭合，接通被控电器，被控电器开始工作；其常闭接点K1-2断开，切断被控电器，使此工作结束工作。
同时，自带音源讯响器发出提示音。
在这个数字化的时代，倒计时定时器随处可见，在人们的生活和工作中，倒计时定时器的应用也越来越广泛。
在医学设备、在交通方面、比赛场合等，特别是在一些数字化、智能化设备上倒计时定时器得到了很好的应用。
我相信，倒计时定时器的发展前景会越来越好。
第2章电路设计方案2.1 总体电路设计方案用两个可预置数的减计数器组成两位十进制减计数器，通过两个译码器译码和两个LED数码管显示器显示，CMOS电路组成秒信号发生器，另外有控制电路，控制器随着计数器计数的状态发生改变，计时期间，用电器开关断开，当计时完毕时，用电器开关闭合，整机电路方框图如图2-1所示。
图2-1系统结构框图根据系统总框图，本设计以集成电路芯片为核心。
秒信号是由555时基电路组成的多谐振荡器构成的；60分频器可由CC4002芯片、两个与门构成；倒计时的秒分选择可利用一个单刀双掷开关来实现；两位减法计数器利用两个CC14522芯片组成；预置数采用两个开关组来实现；而译码显示电路也可通过两个CC14543七段译码器和两个共阴极数码管构成；执行电路可由二极管、三极管、电阻和继电器组成，执行电路工作时由一个讯响器来发出提示音。
电路工作时，可以先预置倒计时时间并且用数码管显示出来，然后由秒信号发生器产生秒信号，秒信号通过60分频器产生分信号，单刀双掷开关进行分秒信号选择，然后分或秒信号输入减法数器，减法数器开始动作进行倒计时，当计时结束时减法计数器输出高电平使执行电路工作，同时讯响器发出提示音2.2 单元功能模块设计2.2.1 秒信号发生器秒信号发生器可以由门电路、555时基电路等构成，在此设计中，我选用了555时基电路构成的多谐振荡器作电路的秒信号发生器。
多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。
“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。
多谐振荡器没有稳态，只有两个暂稳态。
在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。
CMOS组成的多谐振荡器在此设计中用于产生秒信号，其原理图如图2-2所示。
图2-2 多谐振荡器电路的工作原理是：接通电源后，555的3脚(OUT)输出高电平，其值接近于电源电压，7脚(DIS)内的晶体管截止，电源+V CC通过电阻R23、R P1和R24给电容C1充电，电容上的电压逐渐上升，当到达比较上限2/3V CC时，使555的3脚输出变为低电平，其值接近于电源负极，7脚内的晶体管变为饱和，电容C1放电，其电压开始逐渐下降。
当2脚（TR）、6脚(TH)的电压下降到比较下限1/3V CC时，使555的3脚重新输出高电平，与此同时7脚内的晶体管截止，电容重新开始由电源+V CC经电阻R23、R P1和R24充电。
这样周而复始，在555的3脚上输出矩形振荡波形。
振荡周期T和频率f的计算公式如下：f =1/T=1/（R23+R P1+ R24）C1×ln2因此，只要取合适的值，就可以调节振荡频率。
2.2.260分频器电路设计在设计中需要分脉冲信号，而60分频器主要将输入的秒脉冲信号转换成分脉冲信号，也就是将秒脉冲信号的频率缩小60倍，从而得到频率为1/60的分脉冲信号，提供给电路使其正常工作。
分频器主要芯片是CC4024，其管脚排列如图2-3所示：图2-3 CC4024管脚图CC4024功能如表1所示：表1 CD4024功能表输入输出CP CR Q1-Q7↑0 保持↓0 计数× 1 清0CC4024功能如表1所示，当CR端输入高电平时，输出全部为1（即清0），而CP 端输入脉冲为上升沿时，CC4024输出保持不变，当CP端输入脉冲为下降沿时，CC4024正常工作，开始分频。
由于输入信号为1Hz频率，为了得到1/60Hz的分脉冲信号，且又能满足定时要求的脉冲，可采用CD4024二进制计数器/分频器进行分频。
CD4024是由7个T型触发器组成的串行二进制计数器/分频器。
复位端高电平有效，2个输入端，一个是时钟CP，一个是复位清零端，有7个分频输出端Q1-Q7，最大分频为27=128。
本设计需要一个60分频电路。
由CC4024构成的60分频电路如图2-4所示：图2-4 分频器产生分信号原理图60分频器由IC5、D3等电路组成，从上图的计数状态表现，当第60个秒脉冲信号到达，计数状态为“0111100”时，与门D3输出一高电平使IC5清零。
计数状态回复为“000000”，并开始新的一轮计数，D3输出信号为输入信号的1/60，实现了分频。
如表2所示：表2 CC4024分频原理输入脉冲Q7 Q6 Q5 Q4 Q3 Q2 Q10 0 0 0 0 0 0 01 0 0 0 0 0 0 1························59 0 1 1 1 0 1 160 0 1 1 1 1 0 02.2.3 减法计数器倒计时定时器的核心是可预置数减法计数器，用于倒计时。
可预置数的二位十进制减计数器由二片CC14522二-十进制1/N计数器组成，其管脚图如图2-5所示：图2-5 CC14522管脚图CC14522计数器功能表如表3所示：表3 CC14522功能表CC14522功能如表3所示，当CR接高电平CP、EN、LD任意时，不管输入端输入何电平，输出端均输出低电平；当CR接低电平且LD接高电平时，CP、EN任意时，输出端电平和输入端电平相对应；当CR、EN、LD接低电平CP接高电平，或CR和LD接低电平EN接高电平CP任意，或CR和LD接低电平CP接高电平EN 输入时钟下降沿时，该芯片起保持功能；只有在CR、LD、EN均接低电平且CP输入时钟上升沿时，CC14522芯片才具有计数功能。
两位减法计数器原理电路如图2-6所示：图2-6 两位减法计数器（CC14522）原理图两位减法计数器工作方式：当按下启动按钮S3时，高电平加至IC3和IC4的PE端，使设定的预置数进入计数器中，然后计数器就在时钟脉冲下进行减计数。
当个位计数器IC4减到“0000”，再输入一个时钟脉冲，就跳变到其最高位“1001”，其中Q4端输入“1”脉冲（可理解为借位信号），使十位计数器IC4减1，当十位，个位都为零时，IC4的OC 端输出为1，使个位的EN端为1，计数停止。
个位计数器的OC 端为两位减法计数器的输出端。
该计数器的个位，十位分别是IC4，IC3电路采用正逻辑，即“1”为高电平(VDD)，“0”为低电平(VSS)。
CC14522型计数器的CP端和EN端均为输入脉冲端。
电路规定:当EN端接“0”电平时，输入脉冲应加至CP端，且用脉冲的上升沿触发；当CP 接“1”电平时，输入脉冲应加至EN端，此时用脉冲的下降沿触发。
选定从CP端输入脉冲，所以EN端固定接地为“0”电平，信号发生器或分频器输出的信号作为输入脉冲加到IC4的CP端。
每块14522的D1—D4端是预置数输入端，PE是预置允许端，高电平有效。
CC14522的Cr端是复位清零端.当Cr=1时，能使计数器强制清零，计数电路停止工作。
图中的Cr端固定接“0”电平，可使电路循环工作下去。
计数器的Oc端是全“0”信号输出端，仅当计数器状态为“0000”，且CF为“1”时，Oc 才输出“１”。
CF接高电平，直接与电源相连。
由于CF=1，并且计到"0000"状态，因此从Oc端输出高电平信号，这个高电平信号，一方面作为第二次置数信号(PE=1)，另一方面IC3、IC4的OC端通过一个与门相连作为两个减法计数器的输出端，还可以使EN端强制归零，计数器停止工作。
计数器完成预置后，从个位计数器开始做减法运算。
多谐振荡器的输出信号是一串脉冲，CP端每输入一个脉冲，IC4就自动(这是由集成电路内部控制的)减1，当IC4减到“0000”时，Q3端输出一个高电平传到IC3的CP端，使IC3自动减1，从而实现借位功能。
2.2.4 译码显示电路CC14543是一片 CMOS BCD—锁存/7 段译码/驱动器，用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器。