数字秒表电路设计ok
数字秒表的系统设计
3 数字秒表的系统设计3.1 系统的整体设计数字秒表的设计主要是一个计数电路，首先对一个时钟进行不同的分频，然后将分频出的时钟分别送给相应的模块，毫秒计数器，秒计数器，分计数器，时计数器，然后经过译码电路送给数码管，显示出相应数字，具体的秒表设计系统框图如下所示。
图3.1 系统框图本次设计采用1.25mhz的基准输入脉冲，将其进行12500分频后得到100hz的标准脉冲，因为秒表的精确度要求为0.01s，所以需要用100hz的脉冲。
分频模块的输出脉冲作为计时模块的输入，当第一个模块计数满100后向秒进位，当秒计数满60后向分进位，分记满60后向小时计数，然后将要显示的数字进行译码后送给七段数码管进行显示即可。
3.2 秒表的层次化设计3.2.1 分频模块分频电路在EDA的各种设计电路中应用非常多。
我们经常用分频电路来实现多种我们需要的不同频率的脉冲。
分频的基本原理就是将一个频率比较高的数字脉冲经过是当的处理后，输出一个或者多个频率相对较低数字脉冲，它的实质是计数器，计数的大小即分频常数有输入和输出的比值决定，它的输出是依据分频常数对输出信号的低电平和高电平的控制。
另外分频器可分为整数分频和小数分频，本次设计采用整数分频。
本次设计的精确度为0.01s，首先需要一个准确的计时基准时钟，它的周期为10ms，即需要用100hz的计时时钟，本次设计提供的时钟信号源为1.25mkhz，先经过12500分频后可以获得100hz的时钟，让100hz作为计时模块的输入，用VHDL语言实现如下。
LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY fenpin ISPORT ( en, clock: IN STD_LOGIC ;clk1: OUT STD_LOGIC);END fenpin;ARCHITECTURE bhv OF fenpin ISBEGINPROCESS(clock)V ARIABLE cout:INTEGER:=0;BEGINIF clock'EVENT AND clock='1' and en='1' THENcout:=cout+1;IF cout<=6250 THEN clk1<='0';ELSIF cout<12500 THENclk1<='1';ELSE cout:=0;END IF;END IF;END PROCESS;END bhv;3.2.2 计时电路模块计时电路是EDA进行各种数字电路的设计时几乎是不可缺少的一部分，可用于分频，定时电路的定时，基本的计数功能，甚至还可以用来做数学运算等。
简易数字秒表的电路设计 概述及解释说明
简易数字秒表的电路设计概述及解释说明1. 引言1.1 概述本文主要介绍了一种简易数字秒表的电路设计。
秒表是一种用于计算时间间隔的常见工具，广泛应用于日常生活和各行各业中。
传统的机械秒表用起来不够便捷，因此我们将使用电路设计来实现一个数字秒表，使其更加方便使用。
1.2 文章结构本文分为四个主要部分进行阐述。
首先，在“引言”部分中我们将对文章进行概述和介绍。
接下来，在“简易数字秒表的电路设计”部分中，我们将详细介绍设计原理、电路元件选择与说明以及电路连接与布局等内容。
然后，在“解释说明”部分中，我们将解释秒表功能的实现方法，并探讨其功能扩展可能性，并指出在电路设计过程中需要注意的问题。
最后，在“结论”部分中，我们对本次设计成果进行总结，并就可能存在的改进空间进行分析和未来应用进行展望和思考。
1.3 目的本文旨在通过详细描述并解释简易数字秒表的电路设计，提供一个清晰易懂、全面深入的指南，帮助读者了解该设计思路及其实现方法。
同时，通过对功能扩展可能性的探讨和对电路设计过程中需要注意的问题的分析，可以引导读者在实际应用和改进中做出更好的决策。
最后，通过总结和展望，为未来的研究和发展提供参考思路。
2. 简易数字秒表的电路设计2.1 设计原理：简易数字秒表的电路设计基于计时器和显示器组成。
其主要原理是利用计时器模块产生一个稳定的时间基准，然后将该时间以数字形式显示在显示器上。
2.2 电路元件选择与说明：在设计简易数字秒表的电路时，我们需要选取合适的电子元件来实现功能。
以下是一些常见的元件选择：- 计时器芯片：可选择集成型计时器芯片，如NE555等，它们具有稳定的时钟信号输出。
- 显示屏：一般选用7段LED数码管，由于它们能够直观地显示数字。
- 驱动芯片：如果使用多个7段LED数码管进行显示，则必须选择合适的驱动芯片，如74HC595等。
这些元件经过合理的选择和配套可以实现精确、稳定地测量和显示时间。
2.3 电路连接与布局：简易数字秒表电路连接和布局对功能稳定性有重要影响。
数字秒表电路设计
数字秒表电路设计一、设计任务设计要求：（1）5V电源供电。
（2）数码管显示时间范围为：0~59秒。
（3）可自动复位和手动复位，能实现手动调整时间。
二、设计方案：1、方案分析论证：启动清零复位电路主要由U6A、U6B、U7B、U7D组成，其本质是一个RS 触发器和单稳态触发器。
S1控制数字秒表的启动和停止，S2控制数字秒表的清零复位。
开始时把S1合上，S2打开，运行本电路，数字秒表正在计数。
当打开S1，合上S2键，S2与地相接得到低电平加到U6B的输入端，U6B输出高电平又加到U6A的输入端，而U6A的另一端通过电阻R15与电源相接得到高电平，（此时U6B与U6A组成RS触发器），U6A输出低电加到U7A的输入端，U7A被封锁输出高电平加到U5的时钟端，因U5不具备时钟脉冲条件，U5不能输出脉冲信号，因此U3、U4时钟端无脉冲而停止计数。
当S1合上时，打开S2键，S1与地相接得到低电平加到U6A的输入端，U6A输出高电平加到U6B 的输入端，U6B输出低电平加至U7B，使U7B输出高电平，因电容两端电压不能跃变，因此在R7上得到高电平加到U7D输入端，U7D输出低电平（进入暂态）同时加到U3、U4、U5的清零端，使得U3、U4的QD---QA输出0000，经U1、U2译码输出驱动U9、U10显示“00”。
因为U7B与U7D组成一个单稳态电路，经过较短的时间，U7D的输出由低电平变为高电平，允许U3、U4、U5计数。
同时U6A输出高电平加到U7A的输入端，将U7A打开，让3脚输出100KHZ 的振荡信号经U7A加到U5的时钟脉冲端，使得U5具备时钟脉冲条件，U5的9、10、7脚接高电平，U5构成十分频器，对时钟脉冲计数。
当U5接收一个脉冲时，U5内部计数加1，如果U5接收到第十个脉冲时，U5的15脚（RCO端）输出由低电平跳变为高电平作为U4的时钟脉冲，从而实现了对振荡信号的十分频，产生周期为0.1S的脉冲加至U4的时钟端。
数字秒表电路设计ok
数字秒表电路设计电信1205班 钟杰瑛 学号 U201213508一、设计任务及要求设计一个数字秒表电路，其功能要求是：（1） 设计一个用来记录短跑运动员成绩的秒表电路，能以数字的形式显示时间； （2） 秒表的计数范围为0.01~59.99S ，计时精度为10mS ；（3）通过两个按键来控制计时的起点和终点，一个是清零按键，用于设置秒表为初始状态，另一个则是开始/停止按键，在清零无效时，按一下开始/停止键，则计时器开始计时，再按一下则暂停计时，再按一下则继续计时。
二、系统组成框图本系统采用层次式设计方法设计，系统由时钟脉冲产生电路，可预置计数器，毫秒计数、秒计数、控制电路、译码及显示电路，及消抖动电路等部分（模块）组成。
系统组成框图如图1所示。
系统工作原理是：由时钟脉冲产生电路产生频率为100Hz 的脉冲信号接入暂停/继续控制电路，由该电路通过按键控制毫秒、秒计数器的暂停计数/继续计数。
由控制电路输出的毫秒脉冲输入到毫秒计数器，毫秒计数器（二级毫秒计数器）计数到100毫秒时向秒计数器进位，秒表计数至59.99秒时停止计数。
毫秒，秒计数器输出分别经毫秒，秒译码器译码后送至各自的LED 数码显示器。
三、系统电路设计1.时钟脉冲产生电路时钟脉冲产生电路选用NE555定时器组成多谐振器,产生100Hz 脉冲给毫秒计数器。
电路及其工作波形分别图2(a )、(b )所示。
其工作原理是：① 接通电源后，电容C 被充电，C V 上升，当C V 上升到CC V 32时，触发器被复位，同时定时器内部的放电三极管D T 导通，此时o V 为低电平，电容C 通过2R 和D T 放电，使C V 下降；② 当C V 下降到CC V 31时，触发器又被置位，o V 翻转为高电平。
电容器C 放电所需时间为图1 数字秒表系统组成框图C R C R t PL 227.02ln ≈=③ 当C 放电结束时，D T 截止，CC V 将通过1R ，2R 向电容器C 充电，C V 由CC V 31上升到CC V 32所需时间为C R R C R R t PH )(7.02ln )(2121+≈+=④ 当C V 上升到CC V 32时，触发器又发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为CR R t t f PH PL o )2(43.1121+≈+=由于555内部的比较器灵敏度较高，且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。
数字电路课程设计电子秒表
机械与电子工程学院课程设计报告《数字电子技术》课程设计专业名称：班级：学号：姓名：指导教师：日期：2012.06.121前言秒表应用于我们生活、工作、运动等需要精确计时的方面。
它由刚开始的机械式秒表发展到今天所常用的数字式秒表。
秒表的计时精度越来越高，功能越来越多，构造也日益复杂。
本次数字电路课程设计的电子秒表的要求为：秒表最大计时值为99.99秒；分辨率为0. 1秒；具有启动计时、停止计时、清零等控制功能。
针对上述设计要求，我们先前往校图书馆借阅了大量的数字电路设计方面的书籍，以及一本电子元件方面的工具书，以待查阅各种设计中所需要的元件，并仔细阅读《电子技术基础实验》中实验十四《电子秒表》的设计相关资料。
工作安排方面：我们首先在课程设计的要求下设计出了数字式秒表的整体电路框图，将其分基本RS触发器，单稳态触发器，时钟发生器，计数及译码显示装置四个部分。
其次我们对每个单元电路进行设计分析，对其工作原理进行介绍。
完成了单元电路设计分析之后，进行总电路的拼接与调试，最后对总电路图进行分析，写出最终系统综述。
完成总电路的设计与分析之后，对资料与设计电路进行整理，排版，完成课程设计报告。
目录前言 (2)目录 (3)摘要 (4)关键字 (4)设计要求 (4)正文 (5)第一章系统概述 (5)第二章单元电路设计与分析 (6)一、时钟发生器电路设计 (1)二、计数及译码显示电路设计 (7)三、电子秒表的启动和停止电路设计 (7)四、电子秒表的清零电路设计 (8)第三章总体电路图 (9)参考文献、结束语 (10)主要器件及功能表 (10)收获与体会，存在的问题等 (13)课程设计评阅书 (15)电子秒表摘要第一章：系统概述简单介绍数字式秒表的系统设计思路，画出系统框图，并全面介绍总体工作过程或工作原理。
第二章：根据总功能框图的功能划分，分块设计单元电路，对每个单元路进行设计分析。
第三章：数字式秒表总电路图的给出，以及对系统进行综述。
电子秒表电路的设计
摘要在数字测量仪表和各种数字系统中，都需要将数字量直观的显示出来，数字显示电路通常由译码驱动器和显示器等部分组成。
数码显示器就是用来显示数字、文字或符号的器件。
七段式数字显示器是目前常用的显示方式,它利用不同发光段的组合,可以显示0～９等阿拉伯数字。
充分运用芯片74LＳ９0的逻辑功能，用四片7４LS9０芯片实现秒表示0.1～60秒。
利用集成与非门构成的基本RS触发器(低电平直接触发)实现电路的直接置位、复位功能。
利用集成与非门构成的微分型单稳态触发器为计数器清零提供输出负脉冲。
利用555定时器构成的多谐振荡器为电路提供脉冲源以驱动电路工作。
ﻫ关键词：基本RS触发器，单稳态触发器，多谐振荡器,译码显示器。
ﻬ1电子秒表简介电子秒表是一种较先进的电子计时器，目前国产的电子秒表一般都是利用石英振荡器的振荡频率作为时间基准,采用6位液晶数字显示时间。
电子秒表的使用功能比机械秒表要多，它不仅能显示分、秒，还能显示时、日、月及星期，并且有1／ｌ00s的功能。
本实验设计的电子秒表电路的基本组成框图如图1－1所示,它主要由基本RS触发器、单稳态触发器、多谐振荡器、计数器和译码显示器5个部分组成。
图1-1 电子秒表电路的基本组成框图2单元电路设计及相关元器件的功能简介2.1基本RS触发器本实验设计电路所选用的基本RS触发器为用集成与非门构成的基本RS触发器。
属低电平直接触发的触发器，有直接置位、复位的功能。
其功能表如表2-1所示。
ＲＳQn Qｎ+１功能0 0 0 不用不允许0 0 0 不用0 1 ０0 Qn+１=０,置０0 1 1 ０１０１１Qｎ+１=１,置１１0 0 11 1 １１Qn+１=Qn,保持1 1 0 0表2-1 基本RＳ触发器如图2-1所示,它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门５的输入控制信号。
切换按钮开关K1（接地），则门1输出Q =1；门2输出Ｑ＝0,K1复位后Q、Q状态保持不变。
数字秒表的电路设计1
数字秒表的电路设计
一、设计目的
1.掌握数字秒表的设计、组装与调试方法。
2.熟悉集成电路的使用方法。
二、设计任务与要求
1.设计任务
设计一个能以两位数显示的数字秒表。
2.设计要求
基本要求：
(1) 两位数码显示功能，能够从“0”到“59”依次显示，显示到“59”时，蜂鸣器发出报警。
(2) 具有停摆和清零功能。
发挥部分：
自动报警时，在56秒时，自动发出鸣响声，步长1s，每隔1s鸣叫一次，前两响是低音，最后一响结束为下一个循环开始。
3.设计步骤
(1)根据课题，查阅相关资料。
(2)根据提供的元器件，画出系统原理框图，确定基本电路。
(3)用Multism进行仿真验证，修改。
(4)用万能电路板焊接电路，并调试。
(5)撰写课程设计报告。
三、提供的器材清单。
数字秒表设计报告
摘要要求设计一个计数范围在0.0-9.9秒的数字秒表，精确度为0.1秒。
电路设计基本包括0.1秒脉冲发生器、信号控制端、整形电路、计数电路、译码电路和显示器这几部分构成。
0.1秒脉冲发生器由555定时器构成的多谐振荡电路实现，信号控制端由D触发器实现，即74LS74N，能够对整个电路进行清零、计数、停止和复位的作用。
计数器由两个十进制BCD 码74LS160级联而成。
在计数器的四个输出端分别接译码器的四个置数端，译码器由74LS48实现。
这个电路设有两个开关s1，s2，来实现对电路的清零、计数、暂停、复位的控制。
这样，一个简易的数字秒表便设计完成了。
关键字：555定时器、D触发器、编码、译码ABSTRACTDesign a digital stopwatch counting range in 0.0-9.9 seconds, accuracy of 0.1 seconds. Basic including 0.1 second pulse generator circuit design, signal control terminal, shaping circuit, counting circuit, decoding circuit and a display of this a few parts. More than 0.1 second pulse generator composed of 555 timer harmonic oscillation circuit implementation, signal control comprised D flip-flop, namely 74LS74N, can be reset to the whole circuit, counting, stop and reset. Two decimal counter by BCD 74LS160 cascade. In the four output end of the counter four load respectively at the decoder side, decoder by 74LS48 implementation. This circuit is equipped with two switch S1, S2, to implement to reset circuit, counting, suspend, and reset the control. So will design a simple digital stopwatch is complete.Key Word:555 timer, D flip-flop, encoding and decoding目录摘要------------------------------------------------------------------------1 1.设计目的及要求------------------------------------------------------31.1设计目的-----------------------------------------------------------31.2设计要求-----------------------------------------------------------32.设计原理及分析------------------------------------------------------42.1设计构想框图-------------------------------------------------------42.2设计原理分析-------------------------------------------------------42.2.1多谐振荡电路------------------------------------------------42.2.2开关控制端与D触发器----------------------------------------52.2.3与非门电路--------------------------------------------------52.2.4显示译码电路------------------------------------------------53.制作过程--------------------------------------------------------------73.1布局连线-----------------------------------------------------------73.2调试---------------------------------------------------------------73.3遇到问题及解决方法-------------------------------------------------84.心得感悟--------------------------------------------------------------8参考文献------------------------------------------------------------------9附录附录一元器件清单------------------------------------------------------10 附录二电路图----------------------------------------------------------101.设计目的及要求1.1设计目的通过对数字秒表的设计，熟练掌握555定时器脉冲信号产生的原理和D触发器的功能及原理，利用所学的电子技术基础（模拟部分）知识，回顾脉冲信号产生、计数、编码、译码的原理机制，进行对生活中不可或缺的秒表的设计。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字秒表电路设计
电信1205班 钟杰瑛 学号 U201213508
一、设计任务及要求
设计一个数字秒表电路，其功能要求是：
（1） 设计一个用来记录短跑运动员成绩的秒表电路，能以数字的形式显示时间； （2） 秒表的计数范围为0.01~59.99S ，计时精度为10mS ；
（3）通过两个按键来控制计时的起点和终点，一个是清零按键，用于设置秒表为初始状态，另一个则是开始/停止按键，在清零无效时，按一下开始/停止键，则计时器开始计时，再按一下则暂停计时，再按一下则继续计时。
二、系统组成框图
本系统采用层次式设计方法设计，系统由时钟脉冲产生电路，可预置计数器，毫秒计数、秒计数、控制电路、译码及显示电路，及消抖动电路等部分（模块）组成。
系统组成框图如
图1所示。
系统工作原理是：由时钟脉冲产生电路产生频率为100Hz 的脉冲信号接入暂停/继续控制电路，由该电路通过按键控制毫秒、秒计数器的暂停计数/继续计数。
由控制电路输出的毫秒脉冲输入到毫秒计数器，毫秒计数器（二级毫秒计数器）计数到100毫秒时向秒计数器进位，秒表计数至59.99秒时停止计数。
毫秒，秒计数器输出分别经毫秒，秒译码器译码后送至各自的LED 数码显示器。
三、系统电路设计
1.时钟脉冲产生电路
时钟脉冲产生电路选用NE555定时器组成多谐振器,产生100Hz 脉冲给毫秒计数器。
电路及其工作波形分别图2(a )、(b )所示。
其工作原理是：
① 接通电源后，电容C 被充电，C V 上升，当C V 上升到CC V 3
2
时，触发器被复位，同
时定时器内部的放电三极管D T 导通，此时o V 为低电平，电容C 通过2R 和D T 放电，使C V 下
降；
② 当C V 下降到CC V 3
1时，触发器又被置位，o V 翻转为高电平。
电容器C 放电所需时间为
图1 数字秒表系统组成框图
C R C R t PL 227.02ln ≈=
③ 当C 放电结束时，D T 截止，CC V 将通过1R ，2R 向电容器C 充电，C V 由CC V 3
1上升到CC V 3
2所需时间为
C R R C R R t PH )(7.02ln )(2121+≈+=
④ 当C V 上升到CC V 3
2时，触发器又发生翻转，如此周而复始，在输出端就得到一个周
期性的方波，其频率为
C
R R t t f PH PL o )2(43
.1121+≈
+=
由于555内部的比较器灵敏度较高，且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。
图2(a)所示电路各元件参数的选择如下 由
C
R R f o )2(43
.121+=
选用标称值电容1μF C =， 则
1226
1.43 1.43
2110110o R R f C -+=
=
⨯⨯⨯ 314.31014.3K =⨯Ω=Ω
取1 5.1k ΩR =，则29.2k ΩR =。
考虑到电阻、电容的允许误差通常为±10%，为使振荡器输出为100Hz 脉冲信号，2R 选用k Ω10电位器代替。
2.暂停/继续控制电路设计
图2由555组成多谐振荡器及其工作波形
t
V 2
3
13
(a)(b)电路
工作波形
暂停/继续控制电路由四位二进制计数器74LS191、3输入与门74LS11组成，电路如图3所示。
图中反相施密特触发器CC40106用于消除按键的抖动信号。
74LS191功能表如表1所示。
由表1可知，当计数使能控制端CT 0=，置
数控制端LD 1=，加/减计数控制端U/D 0=，
当时钟脉冲输入端送入时钟脉冲时，实现加法计数。
74LS191计数时序真值表如表2所示。
当74LS191预置数据输入端30D ~D 均接地，接通电源时，其状态输出端30Q ~Q 的初始
状态均为0。
通过按键2S 及CC40106给74LS191提供时钟脉冲。
由于6IC 在时钟脉冲上升沿开始计数，当2S 未按下时，CP 为高电平；当2S 按下时，CP 为低电平；而在2S 松
开后，CP 又为高电平，当计数值未到规定的59.99S 时，74LS30输出端始终是高电平。
由图3和表2，当按动奇数次2S 时，6IC 的0Q 1=，74LS11门被打开，计数器开始计数；当按动偶数次2S 时，6IC 的0Q 0=，74LS11门被封锁，计数器停止计数，实现设计任务功能3
的要求。
3.毫秒，秒计数电路及译码、显示电路设计
毫秒，秒计数电路均采用可预置十进制加/减计数器74LS192，各计数器均采用十进制计数操作。
计数及译码、显示电路如图4所示。
74LS192功能表如表3所示。
图4中，低位毫秒计数器1IC 的U CP 端接NE555产生的100Hz 脉冲信号，D CP 端接高电平，高位毫秒计数器的U CP 端接1IC 的进位输出端CO 。
对于秒计数器，低位秒计数器3IC 的U CP 接2IC 的CO 端，高位秒计数器4IC 的U CP 端接3IC 的CO 端，计数器使能控制端按表3进行加计数设置，则可完成各计数器的十进制加计数操作。
图4中，译码器采用BCD-7段译码器CD4511，数码管采用共阴极数码管。
由于本系统显示电路是显示计数值，故CD4511试灯端LT ,灭灯端BL ，均接V 5+，选通/锁存端LE 接地，各译码器8421BCD 码输出端分别接十进制计数器各输出端，完成0.01~59.99S 显示。
4.消抖动电路设计 （1）按键抖动产生原因
通常的按键所用开关为机械弹性开关，由于机械式开关的核心部件为弹性金属簧片，因而在开关切换的瞬间会在接触点出现来回弹跳的现象。
虽然只是进行了一次按键，结果在按键信号稳定的前后出现了多个脉冲，如图5所示。
如果将这样的信号直接送给集成计数器的
LD CP 操作置数CT 0000101011加计数减计数保持
U/D 表1 74LS191功能表
图3 暂停/继续控制电路
00Q 3Q 2Q 0Q 1000011001100000110011000101101CP 0
1234567891011010001011010101112131415
1100110111101
1
1
1
表2 74LS191计数真值表
CP D
CP U
LD
CR
操作11
111
11
00100清零置数加计数减计数保持
表3LS192功能表
74
时钟输入端，将可能把按键稳定前后出现的脉冲信号当作按键信号，这样就会出现人为的一次按键但计数器以为多次按键现象。
为了确保按键识别的准确性，在按键信号抖动的情况下不能进入状态输入，为此就必须对按键进行消抖处理，消除抖动时不稳定、随机的电压信号。
机械式按键的抖动次数、抖动时间、抖动波形都是随机的。
不同类型的按键其最长抖动时间也有差别，抖动时间的长短和按键的机械特性有关，一般为5~10mS 。
（2）按键消抖电路的设计
消抖是为了避免在按键按下或是抬起时电平剧烈抖动带来的影响。
按键的消抖，可用硬件或软件两种方法。
本系统使用的是硬件消抖的方法。
，按键消抖电路如图6所示。
当图中按键2S 未按下时，A 点为低电平。
，由于A 点与地之间接有一个容量为220PF 的电容，当按下2S 时，电容两端的电压不能跃变，因此A 点电压只能缓慢增加。
这就消除了由于键按下瞬间，由于按键弹性金属簧片的弹跳，造成A 点呈现快速的断续电压。
当2S 松开时，电容经要之并联的510Ω电阻放电，使A 点电压缓慢下降，再经施密特触发器修整波形，就得到应该比较标准的脉冲波输出。
图5 按键抖动波形图
220
C 图6 按键消抖电路。