EDA复习题.doc
eda期末考试试题及答案
eda期末考试试题及答案EDA期末考试试题及答案一、选择题（每题2分，共20分）1. EDA（电子设计自动化）主要应用于以下哪个领域？A. 机械设计B. 建筑设计C. 电子电路设计D. 软件开发答案：C2. 在EDA软件中，以下哪个不是常见的设计流程？A. 原理图设计B. 电路仿真C. 手动布线D. 封装设计答案：C3. 下列哪个不是EDA工具的组成部分？A. 原理图编辑器B. PCB布局工具C. 3D建模软件D. 仿真分析工具答案：C4. 在EDA设计中，PCB指的是什么？A. 印刷电路板B. 个人计算机C. 程序控制板D. 功率控制板答案：A5. 以下哪个是EDA设计中常用的文件格式？A. .txtB. .pdfC. .schD. .jpg答案：C...（此处省略其他选择题）二、简答题（每题10分，共30分）1. 简述EDA设计流程的主要步骤。
答案：EDA设计流程通常包括原理图设计、电路仿真、PCB布局、布线、封装设计、测试与验证等步骤。
2. 解释什么是PCB布线，并说明其重要性。
答案：PCB布线是指在印刷电路板上将电子元件的引脚通过导电路径连接起来的过程。
布线的重要性在于它直接影响电路的性能、可靠性和生产成本。
3. 描述电路仿真在EDA设计中的作用。
答案：电路仿真在EDA设计中用于模拟电路在不同条件下的行为，帮助设计者预测电路的性能，优化设计，并在实际制造之前发现潜在的问题。
三、计算题（每题15分，共30分）1. 给定一个简单的RC电路，计算其时间常数τ。
答案：时间常数τ是电容C和电阻R的乘积，即τ = R * C。
2. 假设一个电路的输入信号频率为1kHz，计算其周期T。
答案：周期T是频率f的倒数，即T = 1/f = 1/1000Hz = 1ms。
四、设计题（20分）设计一个简单的放大器电路，并使用EDA工具绘制其原理图。
答案：（此处应有原理图，但无法提供图像，故省略）五、论述题（20分）论述在现代电子设计中，EDA工具的重要性及其对设计流程的影响。
EDA考试复习题目全集(1)
《 EDA技术与项目训练》选择题1. 一个项目的输入输出端口是定义在 A 。
A. 实体中B. 结构体中C. 任何位置D. 进程体2. 描述项目具有逻辑功能的是 B 。
A. 实体B. 结构体C. 配置D. 进程3. 关键字ARCHITECTURE定义的是A。
A. 结构体B. 进程C. 实体D. 配置4. MAXPLUSII中编译VHDL源程序时要求 C 。
A.文件名和实体可不同名B.文件名和实体名无关C. 文件名和实体名要相同D. 不确定5. 1987标准的VHDL语言对大小写是 D 。
A. 敏感的B. 只能用小写C. 只能用大写D. 不敏感6. 关于1987标准的VHDL语言中，标识符描述正确的是 A 。
A. 必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以7. 关于1987标准的VHDL语言中，标识符描述正确的是 B 。
A. 下划线可以连用B. 下划线不能连用C. 不能使用下划线D. 可以使用任何字符8. 符合1987VHDL标准的标识符是 A 。
A. A_2B. A+2C. 2AD. 229. 符合1987VHDL标准的标识符是 A 。
A. a_2_3B. a_____2C. 2_2_aD. 2a10. 不符合1987VHDL标准的标识符是 C 。
A. a_1_inB. a_in_2C. 2_aD. asd_111. 不符合1987VHDL标准的标识符是 D 。
A. a2b2B. a1b1C. ad12D. %5012. VHDL语言中变量定义的位置是 D 。
A. 实体中中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置13. VHDL语言中信号定义的位置是 D 。
A. 实体中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置14. 变量是局部量可以写在 B 。
A. 实体中B. 进程中C. 线粒体D. 种子体中15. 变量和信号的描述正确的是 A 。
EDA技术期末复习题2
EDA技术期末复习题21、⼤规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与⼯作原理的描述中，正确的是____ 。
A. FPGA是基于乘积项结构的可编程逻辑器件；B. FPGA全称为复杂可编程逻辑器件；C. 基于SRAM的FPGA器件，在每次上电后必须进⾏⼀次配置；D. 在Altera公司⽣产的器件中，MAX7000系列属FPGA结构。
2、⼤规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与⼯作原理的描述中，正确的是______ 。
A. CPLD是基于乘积项结构的可编程逻辑器件；B. CPLD全称为现场可编程门阵列；C. 基于SRAM的CPLD器件，在每次上电后必须进⾏⼀次配置；D. 在Altera公司⽣产的器件中，Cyclone系列属于CPLD结构。
3、⼤规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与⼯作原理的描述中，正确的是：________A、CPLD是基于查找表结构的可编程逻辑器件B、在Xilinx公司⽣产的器件中，XC9500系列属CPLD结构C、早期的CPLD是从FPGA的结构扩展⽽来D、CPLD即是现场可编程逻辑器件的英⽂简称4、CPLD的可编程是主要基于什么结构：____ 。
A . 查找表（LUT）；B. ROM可编程；C. PAL可编程；D. 与或阵列可编程；5、基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL⽂本输⼊→_______→综合→适配→时序仿真→编程下载→硬件测试。
A. 配置B. 逻辑综合C. 功能仿真D. 门级仿真6、下列哪个流程是正确的基于EDA软件的FPGA / CPLD设计流程：____ 。
A. 原理图/HDL⽂本输⼊→适配→综合→功能仿真→编程下载→硬件测试B. 原理图/HDL⽂本输⼊→功能仿真→综合→适配→编程下载→硬件测试7、EDA技术的实现载体是______。
A. 硬件描述语⾔B. 实验开发系统C. Quartus II软件D. ⼤规模可编程逻辑器件8、EDA技术的描述⽅式是__硬件描述语⾔___________________。
EDA期末复习题试题
复习题（开卷）一、填空题与简答题1、ASIC的中文含义是：专用集成电路。
2、在VHDL中主要有哪三种重载现象参数类型的重载；参数数目的重载；函数返回类型的重载。
3、简单可编程逻辑器件的主要有PROM、PLA、PAL、GAL4、CPLD内部含有多个逻辑单元块，每个逻辑单元块相当于一个GAL器件:5、在设计中，常常采用的设计方法有直接设计方法、自顶向下和自底向上的设计方法。
6、CPLD的一般采用“与－或阵列”结构。
7、一个完整的VHDL程序包括库、程序包、实体、结构体和配置五个部分。
8、PLD的中文含义是：可编程逻辑器件。
9、“与－或”结构的可编程逻辑器件主要由四部分构成：输入电路、可编程“与”阵列、可编程或阵列、输出电路10、FPGA的一般采用“查找表”结构。
11．VHDL的全拼Very high speed integrated Hardware Description Language12．子程序有即过程（PROCEDURE）、函数〔FUNCTION〕两种类型。
13、CPLD的中文含义是复杂可编程逻辑器件。
14、复杂可编程逻辑器件的主要有CPLD 和FPGA 。
15、FPGA的中文含义是现场可编程门阵列。
16．CPLD的基本结构看成由可编程逻辑宏单元可编程I/O控制模块和可编程内部连线组成。
17．FPGA由可编程逻辑块（CLB）、可编程互连单元（I/O）和可编程互连三种可编程电路和一个SRAM结构的配置存储单元组成。
18.EDA：电子设计自动化B：逻辑阵列块20.ESB：嵌入式系统块21.FAST TRACK：快速通道22.同步：各个逻辑单元共用一个时钟23．信号与变量使用时有何区别？答：（1）值的代入形式不同。
（2）变量值可以送给信号，信号值不能送给变量。
（3）信号是全局量，变量是局部量。
（4）操作过程不同。
24．VHDL语言在结构上分为哪几部分？答：VHDL语言在结构上一般分为实体（ENTITY）与结构体（ARCHITECTURE）两大部分。
eda复习题
EDA复习题选择题1.一个项目的输入输出端口是定义在。
A. 实体中B. 结构体中C. 任何位置D. 进程体2.描述项目具有逻辑功能的是。
A. 实体B. 结构体C. 配置D. 进程3.关键字ARCHITECTURE定义的是。
A. 结构体B. 进程C. 实体D. 配置4. 关于1987标准的VHDL语言中，标识符描述正确的是。
A. 必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以5. VHDL语言中变量定义的位置是。
A. 实体中中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置6. VHDL语言中信号定义的位置是。
A. 实体中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置7.变量和信号的描述正确的是。
A. 变量赋值号是:=B. 信号赋值号是:=C. 变量赋值号是<=D. 二者没有区别8.变量和信号的描述正确的是。
A. 变量可以带出进程B. 信号可以带出进程C. 信号不能带出进程D. 二者没有区别9.下面数据中属于实数的是。
A. 4.2B. 3C. ‘1’D. “11011”10. 下面数据中属于位矢量的是。
A. 4.2B. 3C. ‘1’D. “11011”11. STD_LOGIG_1164中定义的高阻是字符。
A. XB. xC. zD. Z12. STD_LOGIG_1164中字符H定义的是。
A. 弱信号1B. 弱信号0C. 没有这个定义D. 初始值13.使用STD_LOGIG_1164使用的数据类型时。
A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D. 必须在结构体中声明14. VHDL运算符优先级的说法正确的是。
A. 括号不能改变优先级B. 不能使用括号C. 括号的优先级最低D. 括号可以改变优先级15.如果a=1,b=0，则逻辑表达式（a AND b） OR（ NOT b AND a）的值是。
EDA技术复习资料（完全版）
EDA技术复习资料（完全版）EDA技术复习资料⼀、填空1、EDA设计流程包括设计准备、设计输⼊、设计处理、和器件编程序四个步骤。
2、EDA的设计验证包括功能仿真、时序仿真和器件测试三个过程。
3、EDA的设计输⼊主要包括⽂本输⼊⽅式、图形输⼊⽅式、和波形输⼊⽅式。
4、⽂本输⼊是指采⽤硬件描述语⾔进⾏电路设计的⽅式。
5、功能仿真实在设计输⼊完成以后，选择具体器件进⾏编译之前进⾏的逻辑功能验证，因此⼜称为前仿真。
6、时序仿真实在选择了具体器件并完成布局、布线之后进⾏的时序关系仿真，因此⼜被称为后仿真或延时仿真。
7、当前最流⾏的并成为IEEE标准的硬件描述语⾔包括VHDL、和VERILOG HDL。
8、EDA⼯具⼤致分为设计输⼊编辑器、仿真器、HDL综合器、适配器（或布局布线器）、以及下载器等五个模块。
9、IEEE于1987年将VHDL采纳为IEEE#1076标准。
10、⽤VHDL语⾔书写的源⽂件。
即是程序⼜是⽂档，即是⼯程技术⼈员之间交换信息的⽂件，⼜可作为合同签约者之间的⽂件。
11、⽤VHDL设计的电路，既可以被⾼层次的系统调⽤，成为系统的⼀部分，也可以作为⼀个电路的功能快独⽴存在和独⽴运⾏。
12、VDHL设计实体的基本结构由库、程序包、实体、结构体和配臵等部分构成。
13、实体和结构体是设计实体的基本组成部分，它们可以构成最基本的VHDL程序。
14、根据VHDL语法规则，在程序中使⽤的⽂字、数据对象、数据类型都需要预先定义。
15、VHDL的实体由实体声明部分和结构体组成。
16、VHDL的实体声明部分制订了设计单元的输⼊输出端⼝或引脚，它是设计实体对外的⼀个通信界⾯，是外界可以看到的部分。
17、VDHL的结构体⽤来描述设计实体的逻辑结构和逻辑功能，它由VHDL语句构成，是外界看不到的部分。
18、在VHDL的端⼝声明语句中，端⼝⽅向包括IN、OUT、INOUT和BUFFER。
19、VHDL的数据型⽂字包括整数⽂字、实数⽂字、以数制基数表⽰的⽂字和物理量⽂字。
EDA技术复习题
一、填空1、ASIC的中文含义是__专用集成电路_____；2、EDA的中文含义是_电子设计自动化；3、PROM的中文含义是_______4、EEPROM的中文含义是_______5、SOPC的中文含义是_______6、PLD的中文含义是______可编程逻辑器件_____________；7、HDL的中文含义是_硬件描述语言；8、CPLD的中文含义是_复杂可编程逻辑器件；9、FPGA 的中文含义是_现场可编程门阵列。
10、LUT的中文含义是__查找表_______________。
11、RTL的中文含义是_寄存器传输级(Register Transfer Level)12、PAR的中文含义是_布局布线13、UUT的中文含义是_被测单元(Unit Under Test)14、JTAG的中文含义是_联合测试行动小组(Joint Test Action Group)15、在ISE软件中的原理图输入时，用元件符号INV表示非门。
16、目前应用最广泛的HDL(硬件描述语言)有__VHDL语言，_Verilog HDL_语言。
17、FPGA在结构上主要分成三个部分：可编程逻辑单元,可编程输入输出单元,可编程连线.CPLD在结构上主要分成三个部分：可编程逻辑宏单元,可编程输入输出单元,可编程内部连线18、目前主流的FPGA都采用了基于SRAM 工艺的查找表结构。
FPGA芯片主要由6部分构成，分别是可编程I/O单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。
19、CPLD由可编程的与/或阵列以及宏单元库构成，CPLD主要由可编程I/O单元、基本逻辑块、互连资源和其它辅助功能模块构成。
20、Xilinx 公司器件主要包括Xilinx CPLD 芯片、FPGA 芯片、PROM 芯片，其中，XC9500系列是属于CPLD 芯片，而Spartan 类和Virtex 类是属于FPGA芯片，在这两大类芯片中Virtex 类是高端产品。
(完整word版)EDA-VerilogHDL期末复习题总结必过
选择题1.大规模可编程器件主要有FPGA、CPLD 两类，下列对FPGA 结构与工作原理的描述中，正确的是（C）。
A．FPGA 全称为复杂可编程逻辑器件；B．FPGA 是基于乘积项结构的可编程逻辑器件；C．基于SRAM 的FPGA 器件，在每次上电后必须进行一次配置；D．在Altera 公司生产的器件中，MAX7000 系列属FPGA 结构。
2.不完整的IF语句，其综合结果可实现（A）A. 时序逻辑电路B.组合逻辑电C. 双向电路D. 三态控制电路3.综合是EDA设计流程的关键步骤，在下面对综合的描述中，（D）是错误的。
A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；B.综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；D.综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。
4.大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是（ C ）。
A.FPGA全称为复杂可编程逻辑器件；B.FPGA是基于乘积项结构的可编程逻辑器件；C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置；D.在Altera公司生产的器件中，MAX7000系列属FPGA结构。
5.以下关于状态机的描述中正确的是（B）A．Moore型状态机其输出是当前状态和所有输入的函数B．与Moore型状态机相比，Mealy型的输出变化要领先一个时钟周期C．Mealy型状态机其输出是当前状态的函数D．以上都不对6.目前应用最广泛的硬件描述语言是（B）。
A. VHDLB. Verilog HDLC. 汇编语言D. C语言7.一模块的I/O 端口说明：“input [7:0] a;”，则关于该端口说法正确的是（ A ）。
A. 输入端口，位宽为8B. 输出端口，位宽为8C. 输入端口，位宽为7D. 输出端口，位宽为78.基于EDA 软件的FPGA / CPLD 设计流程为：原理图/HDL 文本输入→综合→___ __→→适配→编程下载→硬件测试。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《电子设计自动化》复习题一．选择题1．大规模可编程器件主要有FPGA、 CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是 _____C__。
A. CPLD 即是现场可编程逻辑器件的英文简称；B. CPLD 是基于查找表结构的可编程逻辑器件；C. 早期的 CPLD是从 GAL的结构扩展而来；D. 在 Altera公司生产的器件中，FLEX10K 系列属 CPLD结构；2．综合是 EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，___C______是错误的。
A.综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；B.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的；C.综合是纯软件的转换过程，与器件硬件结构无关；D.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束。
3． IP 核在 EDA技术和开发中具有十分重要的地位，IP 分软 IP 、固 IP 、硬 IP ；下列所描述的 IP 核中，对于硬 IP 的正确描述为 _____B_____。
A.提供用 VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路；B.提供设计的最总产品 ---- 掩膜；C.以网表文件的形式提交用户，完成了综合的功能块；D.都不是。
4．下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的___B___。
A.原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；B.原理图输入设计方法无法对电路进行功能描述；C.原理图输入设计方法一般是一种自底向上的设计方法；D.原理图输入设计方法也可进行层次化设计。
5．嵌套使用IF 语句，其综合结果可实现_____A___。
A.带优先级且条件相与的逻辑电路；B.条件相或的逻辑电路；C.三态控制电路；D.双向控制电路。
6．电子系统设计优化，主要考虑提高资源利用率减少功耗----即面积优化，以及提高运行速度 ----即速度优化；指出下列那种方法不属于速度优化：___A________。
A. 资源共享B. 流水线设计C.寄存器配平D. 关键路径法7．大规模可编程器件主要有FPGA、 CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是 __C__。
A.FPGA是基于乘积项结构的可编程逻辑器件；B.FPGA是全称为复杂可编程逻辑器件；C.基于 SRAM的 FPGA器件，在每次上电后必须进行一次配置；D.在 Altera 公司生产的器件中， MAX7000系列属 FPGA结构。
8． VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述 _____D______。
A.器件外部特性；B.器件的综合约束；C.器件外部特性与内部功能；D.器件的内部功能。
9．不完整的 IF 语句，其综合结果可实现 ___A_____。
A. 时序逻辑电路B. 组合逻辑电路C. 双向电路D. 三态控制电路10．子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化___B______。
①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥ 关键路径法A. ①③⑤B. ②③④C. ②⑤⑥D. ①④⑥11．下列标识符中， ____B______是不合法的标识符。
A. State0B. 9moonC. Not_Ack_0D. signall12．关于 VHDL中的数字，请找出以下数字中最大的一个：____A______。
A. 2#1111_1110#B.8#276#C.10#170#D.16#E#E113．IP 核在 EDA技术和开发中具有十分重要的地位，IP 分软 IP 、固 IP 、硬 IP ；下列所描述的IP 核中，对于硬IP 的正确描述为____D______。
A.提供用 VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路；B.提供设计的最总产品 ---- 模型库；C.以网表文件的形式提交用户，完成了综合的功能块；D.都不是。
14．在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是 ___C____。
A.PROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。
B.敏感信号参数表中，不一定要列出进程中使用的所有输入信号；C.进程由说明部分、结构体部分、和敏感信号三部分组成；D.当前进程中声明的变量不可用于其他进程。
15．VHDL 语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述___B________。
A.器件外部特性；B.器件的内部功能；C.器件的综合约束；D.器件外部特性与内部功能。
16．下列标识符中， ____B______是不合法的标识符。
A. State0B. 9moonC. Not_Ack_0D. signall17．下列那个流程是正确的基于EDA软件的 FPGA / CPLD 设计流程： BA.原理图 /HDL 文本输入→适配→综合→功能仿真→编程下载→硬件测试B.原理图 /HDL 文本输入→功能仿真→综合→适配→编程下载→硬件测试C.原理图 /HDL 文本输入→功能仿真→综合→编程下载→→适配硬件测试；D.原理图 /HDL 文本输入→功能仿真→适配→编程下载→综合→硬件测试18.请指出 Altera Cyclone 系列中的 EP1C6Q240C8这个器件是属于 __A_____A.FPGAB. CPLDC. CPU19.CPLD 的可编程是主要基于什么结构：。
D A .查找表（ LUT）；B.ROM 可编程；C.PAL 可编程；D.与或阵列可编程；20.流水线设计是一种优化方式，下列哪一项对资源共享描述正确_ C。
A.面积优化方法，不会有速度优化效果B.速度优化方法，不会有面积优化效果C.面积优化方法，可能会有速度优化效果D.速度优化方法，可能会有面积优化效果21. 在 VHDL语言中，下列对时钟边沿检测描述中，错误的是__D_____。
A. if clk ’event and clk = ‘1’ thenB. if falling_edge(clk) thenC. if clk ’event and clk = ‘0’ then’stable and not clk =‘1’ then22. 子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列那种方法是速度优化 ____A_____。
A. 流水线设计B. 资源共享C. 逻辑优化D. 串行化23.PLD 的可编程主要基于请指出下列两种可编程逻辑基于的可编程结构：FPGA 基于 ____A_______CPLD 基于 _____B_______A.LUT 结构或者B. 乘积项结构：24.下列优化方法中那两种是速度优化方法：____B__________、 ___D___A.资源共享B. 流水线C. 串行化D. 关键路径优化25.FPGA 的可编程是主要基于什么结构：___A_______A. 查找表（ LUT）B. ROM可编程C. PAL 可编程D. 与或阵列可编程26.串行化设计是一种优化方式，下列哪一项对串行化设计描述正确：____C_____A.面积优化方法，同时有速度优化效果B.速度优化方法，不会有面积优化效果C.面积优化方法，不会有速度优化效果D.速度优化方法，可能会有面积优化效果27.关于VHDL中的数字，请找出以下数字中数值最小的一个：___C_______A. 2#1111_1110#B. 8#276#C. 10#170#D. 16#E#E128.大规模可编程器件主要有 FPGA、 CPLD两类，下列对 CPLD结构与工作原理的描述中，正确的是： ____D___A.CPLD 是基于查找表结构的可编程逻辑器件B.CPLD 即是现场可编程逻辑器件的英文简称C.早期的 CPLD是从 FPGA的结构扩展而来D.在 Xilinx 公司生产的器件中， XC9500系列属 CPLD结构29.基于 VHDL设计的仿真包括有①门级时序仿真、②行为仿真、③功能仿真和④前端功能仿真这四种，按照自顶向下的设计流程，其先后顺序应该是：____D_____ A．①②③④ B. ②①④③C．④③②①D．②④③①核在 EDA技术和开发中具有十分重要的地位，IP 分软 IP 、固 IP 、硬 IP ；下列所描述的IP 核中，对于固IP 的正确描述为：____D______A．提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路B．提供设计的最总产品——模型库C．以可执行文件的形式提交用户，完成了综合的功能块D．都不是31.在 VHDL语言中，下列对进程（ PROCESS）语句的语句结构及语法规则的描述中，不正确的是： ___D____A． PROCESS为一无限循环语句B．敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动C．当前进程中声明的变量不可用于其他进程32．进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成，对于信号和变量的说法，哪一个是不正确的：___A______A．信号用于作为进程中局部数据存储单元B．变量的赋值是立即完成的C．信号在整个结构体内的任何地方都能适用D．变量和信号的赋值符号不一样33. VHDL 语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库：___D____A． IEEE 库B． VITAL 库C． STD库D． WORK工作库34.下列 4 个 VHDL标识符中正确的是： __D_____A．10#128#B．16#E#E1C． 74HC124D． X_16二、 EDA名词解释，写出下列缩写的中文（或者英文）含义：1.HDL硬件描述语言2.CPLD复杂可编程逻辑器件3.LUT显示查找表4.ASIC 专用集成电路5.SOC单芯片系统6.VHDL 超高速集成电路硬件描述语言7.FPGA 现场可编程门阵列8.RTL 寄存器传输级9.SOPC单芯片可编程系统10.EAB嵌入式阵列块11.JTAG联合测试工作组12.GAL通用阵列逻辑13.IP 知识产权核或知识产权模块14.LPM参数化模块库15.UART通用异步守法传输器16.ISP互联网提供商17.IEEE电气和电子工程师协会18. LAB library 库19. EDA 电子设计自动化技术20. Synthesis 分析与综合三． VHDL程序填空：1．下面程序是带异步复位、同步置数和移位使能的8 位右移移位寄存器的VHDL描述，试补充完整。