计算机组成原理简答题分析
计算机组成原理简答题
计算机组成原理简答题1.简述计算机系统计算机系统是由硬件、软件组成的多级层次结构。
计算机硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。
传统上将运算器和控制器称为ＣＰＵ，而将ＣＰＵ和存储器称为主机。
计算机软件是计算机系统结构的重要组成部分，也是计算机不同于一般电子设备的本质所在。
计算机软件一般分为系统程序和应用程序两大类。
系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能和用途，它包括：(1)各种服务程序，(2)语言类程序，(3)操作系统，(4)数据库管理系统。
应用程序是针对某一应用课题领域开发的软件。
2.冯·诺依曼型计算机设计思想、主要特点。
计算机由运算器、控制器、存储器、输入和输出设备五部分组成。
数据以二进制码表示。
采用存储程序的方式，程序和数据放在同一个存储器中并按地址顺序执行。
机器以运算器为中心，输入输出设备与存储器间的数据传送都通过运算器。
已知X和Y，用变形补码计算X+Y，同时指出运算结果是否溢出。
(1) X = -10110 Y = -00001(2) X = 11011 Y = 10101解：(1) [ｘ]补＝1101010,[ｙ]补＝1111111[ｘ]补1101010＋[ｙ]补11111111101001两个符号位出现“11”,表示无溢出[X+Y]补= 101001, X+Y = -10111(2) [ｘ]补＝0011011,[ｙ]补＝0010101[ｘ]补0011011＋[ｙ]补00101010110000两个符号位出现“01”,表示有正溢出。
3.已知X和Y，用变形补码计算X-Y，同时指出运算结果是否溢出。
(1）X = 11011 Y = -11111 (2）X = 10111 Y = 11011（1）[ｘ]补＝0011011,[ｙ]补＝1100001, [-ｙ]补＝0011111[ｘ]补0011011＋[-ｙ]补0011111____________________________0111010两个符号位出现“01”,表示有正溢出。
哈工程计算机组成原理简答题总结
第一章2. 什么是计算机系统？说明计算机系统的层次结构答：计算机系统包括硬件和软件。
从计算机的层次结构来看，它通常可有五个以上的层次，从下至上依次是微程序机器级、传统机器级、操作系统级、汇编语言级、高级语言级，还可以有第六级应用语言级。
3. 冯诺依曼结构计算机的特点答：（1）计算机系统由五大部件组成（2）计算机中采用二进制形式表示信息（3）采用存储程序工作方式第二章8.试描述浮点数规格化的目的与方法答：浮点数规格化是为了使浮点数尾数的最高数值位为有效数位。
当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化数，否则便是非规格化数。
通过规格化，可以保证运算数据精度。
11.什么是计算机软硬件之间的界面，其主要功能是什么？答：从程序的编制和执行的角度看，指令规定了计算机的操作类型及操作数地址，它们是产生各种控制信号的基础。
另外，从硬件设计的角度看，在设计计算机时先要确定其硬件能够直接执行哪些操作，表现为一组指令的集合，称之为计算机的指令系统。
因此，指令系统体现了一台计算机的软硬件界面。
指令系统包括若干指令，它规定了计算机功能的强弱与硬件复杂程度。
29. 若按指令功能分类，则指令系统可分为哪几类指令？答：数据传送类指令、算/ 逻运算类指令、程控类指令、访存指令、I/O 类指令。
第三章1. cpu 具有哪些功能？画出其内部组成框图，并说明图中每个部件的作用答：cpu具有控制程序的顺序执行、产生完成每条指令所需的控制命令、对各操作实施时间上的控制、对数据进行算术和逻辑运算以及处理中断等命令。
寄存器包括专用寄存器和通用寄存器控制器生成各种微操作命令序列ALU完成算术逻辑运算中断系统用于处理各种中断2. 控制器由哪些部件组成？它有哪些基本功能答: 控制器由程序计数器、指令寄存器、指令译码器、地址译码器、微操作产生部件、时序发生器和中断机构等构成，它的基本功能是：取指令、分析指令、执行指令、处理中断请求。
计算机组成原理简答题分析
计算机组成原理简答题分析问答:1.什么是大小端对齐Little-Endian就是低位字节排放在内存的低地址端，高位字节排放在内存的高地址端。
Big-Endian就是高位字节排放在内存的低地址端，低位字节排放在内存的高地址端。
2.什么是指令周期、机器周期和时钟周期？三者有何关系？答：指令周期是CPU完成一条指令的时间；机器周期是所有指令执行过程的一个基准时间，机器周期取决于指令的功能及器件的速度；一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的节拍数也可以不等。
3.什么是总线判优？为什么需要总线判优？答：总线判优就是当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的优先等级顺序确定某个主设备可以占有总线。
因为总线传输的特点就是在某一时刻，只允许一个部件向总线发送信息，如果有两个以上的部件同时向总线发送信息，势必导致信号冲突传输无效，故需用判优来解决。
4.什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理答：所谓程序访问的局部性即程序执行时对存储器的访问是不均匀的，这是由于指令和数据在主存的地址分布不是随机的，而是相对地簇聚。
存储系统的Cache—主存级和主存—辅存级都用到程序访问的局部性原理。
对Cache—主存级而言，把CPU最近期执行的程序放在容量较小、速度较高的Cache中。
对主存—辅存级而言，把程序中访问频度高、比较活跃的部分放在主存中，这样既提高了访存的速度又扩大了存储器的容量。
5.指令和数据都存于存储器中，从时间和地址两个角度，说明计算机如何区分它们？解：计算机区分指令和数据有以下2种方法：通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。
通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。
计算机组成原理期末考试简答题重点讲解
一、简答题1、试述浮点数规格化的目的和方法。
答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。
当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。
通过规格化，可以保证运算数据的精度。
方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。
2、简述循环冗余码（CRC）的纠错原理。
答：CRC码是一种纠错能力较强的校验码。
在进行校验时，先将被检数据码的多项式用生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。
只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以用余数作为判断出错位置的依据而纠正出错的数据位。
3、DRAM存储器为什么要刷新？有几种刷新方式?DRAM存储元是通过栅极电容存储电荷来暂存信息。
由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。
为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。
①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。
②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。
③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器刷新一遍。
4、CPU中有哪些主要寄存器？简述这些寄存器的功能。
（1）指令寄存器（IR）：用来保存当前正在执行的一条指令。
（2）程序计数器（PC）：用来确定下一条指令的地址。
（3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。
（4）缓冲寄存器（DR）：<1>作为CPU和内存、外部设备之间信息传送的中转站。
<2>补偿CPU和内存、外围设备之间在操作速度上的差别。
<3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。
计算机组成原理简答题篇(如有雷同,纯属巧合)
计算机组成原理简答题篇（如有雷同，纯属巧合）1(简要说明微程序控制方式的基本思想,答:微程序控制方式的基本思想是:(1)产生微命令的方法:将所需的微命令以代码形式编成若干条微指令，在制造CPU时将它们存入CPU中的一个控制存储器(ROM型)。
CPU执行指令时，从控制存储器中读出微指令，即可获得所需的微命令。
(2)微程序与工作程序之间的对应关系:一条微指令包含的微命令控制实现一步(一个时钟周期)机器操作;若干条微指令组成一小段微程序，解释实现一条机器指令;控制存储器中的微程序能解释实现全部指令系统。
2、说明计算机中寄存器寻址、寄存器间接寻址、变址寻址从形式地址到得到操作数的寻址处理过程。
答:(1)寄存器寻址，形式地址为寄存器名(或编号)，寄存器中的内容为操作数;(2)寄存器间接寻址，形式地址为寄存器名(或编号)，寄存器中的内容为操作数的地址，再读一次内存得到操作数; (3)变址寻址，形式地址为变址寄存器名(或编号)和变址偏移值，把变址寄存器中的内容与变址偏移值相加得到操作数的地址，再读一次内存得到操作数;3.机器语言、汇编语言、高级语言有何区别,答:机器语言由代码0、1组成，是机器能直接识别的一种语言。
汇编语言是面向机器的语言，它用一些特殊的符号表示指令。
高级语言是面向用户的语言，它是一种接近于人们使用习惯的语言，直观，通用，与具体机器无关。
4.计算机为什么要设置时序部件,周期、节拍、脉冲三级时序关系如何表示,答:一条指令运行的各种操作控制信号在时间上有严格的定时关系，时序部件用以控制时序以保证指令的正确执行。
将指令周期划分为几个不同的阶段，每个阶段称为一个机器周期。
一个机器周期又分为若干个相等的时间段，每个时时间段称为一个时钟周期(节拍)。
在一个时钟周期(节拍)内可设置几个工作脉冲，用于寄存器的清除、接收数据等工作。
5(简要说明组合逻辑控制器产生微命令的方法和形成微命令的条件,答:组合逻辑控制器是通过组合逻辑电路来产生微命令的，每个微命令需要一组逻辑门电路，根据形成微命令的条件即:指令代码(操作码，寻址方式码等)，时序信号(工作周期、时钟周期，工作脉冲)，程序状态(PSW中的标志位)外部请求等。
计算机组成原理简答题
1、冯诺依曼体系结构要点答：二进制；存储程序顺序执行；硬件由运算器、控制器、存储器、输入设备、输出设备组成2、什么是存储容量？什么是单元地址？解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。
单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。
3、什么是外存？简述其功能。
外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。
外存可存储大量的信息，计算机需要使用时，再调入内存。
4、什么是内存？简述其功能。
解：内存：一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器，简称内存。
用来存放经常使用的程序和数据。
5、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。
6、简述常见的总线仲裁方式。
解：仲裁方式：（1）集中式仲裁方式：①链式查询方式；②计数器定时查询方式；③独立请求方式；（2）分布式仲裁方式。
7、简述波特率和比特率的区别。
波特是信号传输速度的单位，波特率等于每秒内线路状态的改变次数。
标准波特率有：1200、2400、4800、9600、19200等，1200波特率即指信号能在1秒钟内改变1200次值。
二进制系统中，信息的最小单位是比特，仅当每个信号元素代表一比特信息时，波特率才等于比特率。
8、简述接口的典型功能。
解：接口通常具有：控制、缓冲、状态、转换、整理、程序中断等功能。
9、简述总线特性包括哪4个方面。
物理特性：描述总线的物理连接方式（电缆式、主板式、背板式）；功能特性：描述总线中每一根线的功能；电气特性：定义每一根线上信号的传递方向、传递方式（单端方式或差分方式等），以及有效电平范围；时间特性：定义了总线上各信号的时序关系。
计算机组成原理简答题
1.简述数字计算机的分类数字计算机分为专用计算机和通用计算机，通用计算机又可分为超级计算机、大型机、服务器、工作站、微型机、单片机等。
2.简述指令和数据在内存中均以二进制信息方式存储，计算机如何区分它们？从时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。
从空间上讲，从内存读出指令流向指令寄存器，从内存读出数据流向通用寄存器。
3.简述CPU的主要功能1）指令控制：程序的顺序控制2）操作控制：CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应部件，从而控制这些部件按指令的要求进行动作。
3）时间控制：对各种操作实施时间上的控制4）数据加工：对数据进行算术运算和逻辑运算处理，完成数据的加工处理4.指令周期、机器周期、时钟周期三者之间的关系如何？指令周期是指取出并执行一条指令的时间，指令周期常常用若干个CPU周期数来表示，CPU周期也称为机器周期，而一个CPU周期又包括若干个时钟周期。
5.CPU中有哪些主要寄存器？简述这些寄存器的功能。
1）指令寄存器IR；用来保存当前正在执行的一条指令。
2）程序计数器PC：用来确定下一条指令的地址。
3）地址寄存器AR：用来保存当前CPU所访问的内存单元地址。
4）缓冲寄存器DR：a.作为CPU和内存、外部设备之间信息传送的中转站。
b.补偿CPU和内存、外围设备之间在操作速度上的差别。
c.单累加器结构的运算器中，还可兼作操作数寄存器。
5）通用寄存器AC：当运算器的算术逻辑运算单元ALU执行全部算术和逻辑运算时，为ALU提供一个工作区。
6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。
除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器和程序运行状态。
6.简述计算机的层次结构计算机系统由硬件系统和软件系统两部分所构成，而如果按照功能再细分，可分为七层，分别是数字逻辑层、微体系结构层、指令系统层、操作系统层、汇编语言层和高级语言层。
计算机组成原理简答题
一、精简指令和复杂指令集：RISC（精简指令集）特点：1、选取使用频率高的一些简单指令，指令条数少；2、指令长度固定，指令格式少，寻址方式种类少；3、只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。
CISC（复杂指令集）1、指令系统多大二三百条，使计算机的研制周期变长，难以保持正确性，不易调试维护，而且由于采用了大量使用频率低的复杂指令而试硬件资源浪费。
二、映射缓存知识：1、全相联映射：优点冲突概率小，cache的利用率高。
缺点：比较器难实现，需要一个访问速度很快代价高的相联存储器。
2、直接映射方式：优点：比较电路少m倍电路，所以硬件实现简单，cache 地址为主存地址的低几位，不需变换。
缺点：冲突概率高3、组相连映射：主存中的每一块可以被放置到cache 中唯一的一个组中的任意一个位置。
是全相联映射和组相连映射的折中。
三、仲裁优缺点：集中式仲裁：设置集中式的仲裁电路，它连接所有总线主设备并根据某种策略选中其中的1个总线主设备获得总线使用权。
优点：仲裁过程及总线设备接口简单。
缺点：仲裁电路出现故障，将导致整个系统瘫痪；扩展设备需要对仲裁电路进行大的修改，难度较大。
分布式仲裁：所有主设备均设置自己的仲裁电路。
当主设备发出请求时，各仲裁电路根据一定的策略，共同决定总线使用权。
优点：线路可靠性高，设备扩展灵活，设备接插比较随意。
缺点：确定总线主设备是否在正常工作，系统需要进行超时判断。
由于每个主设备需要在其接口设计仲裁电路，导致设计的复杂性加大。
四、流水线问题：1、资源相关：解决冲突的办法，一是第I4条指令停顿一拍后再启动，二是，增设一个存储器，将指令和数据分别放在两个存储器中。
2、数据相关：解决冲突的办法，流水CPU的运算器特意设置若干运算结果缓冲寄存器，暂时保留运算结果，以便后继指令直接使用，这称为“向前”或定向传送技术。
3、控制相关冲突是由指令转移指令引起的，为了减少转移指令对流水线性能的影响，采用延迟转移法和转移预测法。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
问答:1.什么是大小端对齐Little-Endian就是低位字节排放在内存的低地址端，高位字节排放在内存的高地址端。
Big-Endian就是高位字节排放在内存的低地址端，低位字节排放在内存的高地址端。
2.什么是指令周期、机器周期和时钟周期？三者有何关系？答：指令周期是CPU完成一条指令的时间；机器周期是所有指令执行过程的一个基准时间，机器周期取决于指令的功能及器件的速度；一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的节拍数也可以不等。
3.什么是总线判优？为什么需要总线判优？答：总线判优就是当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的优先等级顺序确定某个主设备可以占有总线。
因为总线传输的特点就是在某一时刻，只允许一个部件向总线发送信息，如果有两个以上的部件同时向总线发送信息，势必导致信号冲突传输无效，故需用判优来解决。
4.什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理答：所谓程序访问的局部性即程序执行时对存储器的访问是不均匀的，这是由于指令和数据在主存的地址分布不是随机的，而是相对地簇聚。
存储系统的Cache—主存级和主存—辅存级都用到程序访问的局部性原理。
对Cache—主存级而言，把CPU最近期执行的程序放在容量较小、速度较高的Cache中。
对主存—辅存级而言，把程序中访问频度高、比较活跃的部分放在主存中，这样既提高了访存的速度又扩大了存储器的容量。
5.指令和数据都存于存储器中，从时间和地址两个角度，说明计算机如何区分它们？解：计算机区分指令和数据有以下2种方法：通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。
通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。
6.除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种）提高整机速度的措施。
．针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；针对存储器，可以采用多体并行结构提高整机的速度；针对控制器，可以通过指令流水设计技术提高整机的速度；针对控制器，可以通过超标量设计技术提高整机的速度；针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链；针对I/O系统，可以运用DMA技术不中断现行程序，提高CPU的效率。
7.I/O有哪些编址方式？各有何特点？解：常用的I/O编址方式有两种：I/O与内存统一编址和I/O独立编址。
特点：I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式，I/O 设备和主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专门的I/O指令。
I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需要通过专门的I/O指令来访问I/O地址空间。
8.什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？指令周期是完成一条指令所需的时间。
包括取指令、分析指令和执行指令所需的全部时间。
机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。
时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。
一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。
-9.简要说明CPU与I/O之间传递信息可采用哪几种联络方式？它们分别用于什么场合？答：CPU与I/O之间传递信息常采用三种联络方式：直接控制（立即响应）、同步、异步。
适用场合分别为：直接控制适用于结构极简单、速度极慢的I/O设备，CPU直接控制外设处于某种状态而无须联络信号。
同步方式采用统一的时标进行联络，适用于CPU与I/O速度差不大，近距离传送的场合。
异步方式采用应答机制进行联络，适用于CPU与I/O速度差较大、远距离传送的场合。
10.设CPU内的部件有：PC、IR、MAR、MDR、ACC、ALU、CU，且采用非总线结构。
写出取址周期的全部微操作:PC-->MAR 1-->R M(MAR)-->MDR MDR->IR OP(IR)-->CU (PC)+1-->PC写出存数指令全部微操作:Ad(IR)-->MAR 1-->W ACC-->MDR MDR->M(MAR)加法指令全部微操作Ad(IR)-->MAR 1-->R M(MAR)-->MDR (ACC)+(MDR)-->ACC11.在什么条件下，I/O设备可以向CPU提出中断请求？解：I/O设备向CPU提出中断请求的条件是：I/O接口中的设备工作完成状态为1（D=1），中断屏蔽码为0 （MASK=0），且CPU查询中断时，中断请求触发器状态为1（INTR=112.简述中断的流程。
（1）中断源未被屏蔽、完成工作情况下提出中断请求（2 ）各种中断请求根据优先级进行排队（3）CPU开中断情况下、且指令周期结束响应中断请求（4）CPU执行中断隐指令（保护硬件现场、关中断，根据中断向量找到中断服务程序入口地址），执行服务程序（5）中断服务程序中保护软件现场，（如果是多重中断，则开中断），执行相应的服务，返回前需要恢复软件现场。
（6）中断返回指令恢复硬件现场。
13.什么是快速缓冲存储器，它与主存有什么关系？答：快速缓冲存储器是为了提高访存速度，在CPU和主存之间增设的高速存储器，它对用户是透明的。
只要将CPU最近需用的信息从主存调入缓存，这样CPU每次只需访问快速缓存就可达到访问主存的目的，从而提高了访存速度。
主存的信息调入缓存要根据一定的算法，由CPU自动完成。
凡是主存和缓存已建立了对应关系的存储单元，它们的内容必须保持一致，故凡写入缓存的信息也必须写至与缓存单元对应的主存单元中。
14.什么是中断隐指令有哪些功能CPU响应中断之后，经过某些操作，转去执行中断服务程序。
这些操1）保存断点(2) 暂不允许中断(3) 引出中断服务程15.什么是单重中断，什么是多重中断？实现多重中断的条件是：提前开中断，即在中断服务程序中保护好软件现场后就将中断允许触发器设置为1。
实现单重中断的条件是：在中断服务结束才开中断，将中断允许触发器设置为1。
计算题:5.按机器补码浮点运算步骤，计算[x±y]补，x=2-011×（-0.100 010），y=2-010×（-0.011 111）x=2-011×（-0.100010）,y=2-010×（-0.011111）[x]补=1，101；1.011 110, [y]补=1，110；1.100 0011)对阶：过程同(1)的1），则[x]补=1，110；1.101 1112）尾数运算：[Mx]补+[My]补= 11.101111 + 11. 100001 = 11.010000[Mx]补+[-My]补= 11.101111 + 00.011111 = 00.0011103）结果规格化：[x+y]补=11，110；11.010 000,已是规格化数[x-y]补=11，110；00.001 110 =11，100；00.111000 （尾数左规2次，阶码减）4）舍入：无5）溢出：无则：x+y=2-010×（-0.110 000）x-y =2-100×0.111 0006. 按机器补码浮点运算步骤，计算[x±y]补，x=2101×（-0.100 101），y=2100×（-0.001 111)[x]补=0，101；1.011 011, [y]补=0，100；1.110 0011）对阶：[ E]补=00，101+11，100=00，001 >0，应Ey向Ex对齐，则：[Ey]补+1=00，100+00，001=00，101=[Ex]补[y]补=0，101；1.111 000（1）2）尾数运算：[Mx]补+[My]补= 11.011011+ 11.111000（1）= 11.010011（1）[Mx]补+[-My]补= 11.011011+ 00.000111（1）= 11.100010（1）3）结果规格化：[x+y]补=00，101；11.010 011（1），已是规格化数[x-y]补=00，101；11.100 010（1）=00，100；11.000 101 （尾数左规1次，阶码减1）4）舍入：[x+y]补=00，101；11.010 011（舍）[x-y]补不变5）溢出：无则：x+y=2101×（-0.101 101）x-y =2100×（-0.111 011）7. 按机器补码浮点运算步骤，计算[x±y]补.x=2-011× 0.101 100，y=2-010×（-0.011 100）解：先将x、y转换成机器数形式：（1）x=2-011× 0.101 100，y=2-010×（-0.011 100）[x]补=1，101；0.101 100, [y]补=1，110；1.100 100[Ex]补=1,101, [y]补=1,110, [Mx]补=0.101 100, [My]补=1.100 1001）对阶：补=[Ex]补+[-Ey]补 = 11,101+ 00,010=11,111 < 0，应Ex向Ey对齐，则：[Ex]补+1=11，101+00，001=11，110 = [Ey]补[x]补=1，110；0.010 1102）尾数运算：[Mx]补+[My]补= 0.010 110 + 11.100 100=11.111010[Mx]补+[-My]补=0.010 110 + 00.011100= 00.110 0103）结果规格化：[x+y]补=11，110；11.111 010 = 11，011；11.010 000 （尾数左规3次，阶码减3）[x-y]补=11，110；00.110 010, 已是规格化数。
4）舍入：无5）溢出：无则：x+y=2-101×（-0.110 000）x-y =2-010×0.110 0108、现有A、B、C、D四个中断源，响应优先级由高到低按A→B→C→D, 要使其处理优先级由高向低按A→D→C→B顺序排列，先写出各中断源屏蔽字。
若中断服务程序的执行时间为20µs，4个中断源同时发出请求，画出CPU执行程序的轨迹。