AMD_NV芯片组上电时序详细解说
AMD平台主流芯片组全析全解(NVidia篇)
∙一、整合平台中低端市场：C51G/C61系列芯片组nVidia的C51G/C61系列芯片组是目前AMD平台最低端的主流整合芯片组，它们之间的性能和规格差别不大；两个系列的芯片组最大的不同是C51G系列芯片组为双芯片设计，C61系列芯片组为单芯片设计，芯片组的成本得到有效降低。
随着市场更新换代，在AMD平台低端整合图形核心芯片组中，大家已经很难在市面上再看见C51G系列芯片组的主板了，目前在市面上流通的更多是C61系列芯片组的主板。
为了让大家可以清晰了解到C61规格特性，我们先来看看C61家族与C51家族的详细对比：Gef orc e6NVI DIA nFo rce405Gef orc e6NVI DIA nFo rce430nF orc e 41 0nForce43nForce430---42 5425475425425475支持支持支持支持支持支持否否是否否否否否是否否是1x16X 1x1X 1x16X1x1X1x16X2x1X-2x1X1x8X2x1X1x16X2x1X标清标清高清1080p/1080i标清标清标清标准2x 2 标准2x2高品质5x4标准2x2标准2x2标准2x22/44/44/42/22/24/23.0GB/s0、10、1、0+1、50、1、0+1、50、10、10、1、0+1、5百兆千兆千兆百兆百兆千兆支持支持根据NVIDIA官方说明，C61将分成P、S、V三个型号，分别是Premium(加强型、Standard(标准型和Value(经济型的简写，同时可针对不同用户的使用需求。
其中C61的图形核心将继续沿用Geforce6100，规格特性当然也没有变动：90nm制程、支持DirectX 9.0c和Shader Model 3.0，拥有两条像素渲染管线、1个定点处理器，最大可共享256M系统内存，植入南桥后的Geforce6100性能可能有所削弱。
（其中C61系列的图形核心频率一直存在争议，较早前我们收到相关信息C61V/61S的默认频率是375MHz而C61P的频率是425MHz，但经NVIDIA官方证实后C61V/S频率为425MHz而C61P频率为475MHz，不过目前市面上产品并非完全按照这个标准，有些偏高有些偏低，所幸的是，作为低端整合图形核心的芯片组，其图形核心的频率高低对游戏性能无关痛痒，因此我们也无需对其追究太多。
AMD芯片组时序图和解释
----AMD 双桥芯片组时序图和解释-----信号解释：VBAT：RTC电路的供电，3V。
（RTC电路有问题会导致没复位或不跑码、不显示等故障）RTC clock in：晶振给南桥提供32.768KHz频率，（RTC电路有问题会导致没复位或不跑码、不显示等故障）S5_3.3V：南桥主待机电压，3.3VS5_1.2V：南桥第二个待机电压，老的南桥是1.8V，后来是1.2V或1.1V。
RSMRST#：南桥待机电压好。
PWR_BTN#：电源开关触发后，最终送达南桥的触发信号，高低高的脉冲WAKE#：唤醒信号，通常来自于网卡芯片，作用类似于PWR_BTN#SLP_S5#：南桥发出的退出关机状态的信号，3.3V，用于控制内存供电产生SLP_S3#：南桥发出的退出睡眠状态的信号，3.3V，用于控制所有的S0电压ALL power rails：所有电源被开启，包括内存供电、桥供电、VDDA供电、CPU 供电、总线供电等。
System clocks：时钟芯片开始工作PCIE_RCLKP/N：时钟芯片送给南桥的100M差分时钟对，作为南桥的主时钟信号PWR_GOOD：通知南桥，此时S0状态电压全部OKPCICLK[5：0]：南桥发出PCI时钟NB_PWRGD：南桥发出给北桥的电源好信号，悬空或连接北桥的POWERGOOD脚。
南桥内部集成了一个完整的时钟模块，如果不启用南桥集成的时钟模块，而使用外置时钟芯片，NB_PWRGD可以不采用，只需要把北桥的POWERGOOD连接到南桥的PWR_GOOD，即南北桥同时得到PG。
如果启用南桥集成的时钟模块，不使用外置时钟芯片，南桥在收到PWR_GOOD后需要延时39ms，才会发出NB_PWRGD给北桥。
延时的目的是为了等待南桥内部的时钟模块工作稳定。
LDT_STP#：南桥发给CPU的高电平，由内存供电上拉。
通知CPU退出停止状态。
LDT_PG：南桥发出给CPU的电源好，由内存供电上拉。
Nvidia芯片组上电时序
W W
. W
H C
N I
F A
X I
C .
M信号
LPC_RESET#: (O) resetCK804内所有设备和LPC设备。 CPU_SLP#: (O) 指示CPU已经进入C3、C4状态 LPC_PWRDWN#：(O) LPC电源管理信号，使LPC设备进入节电模 式。 • HT_STOP#： (O) 指示HyperTransport断开连接。所有HT连接设 • 备为输入，CK804为控制器 HT_REQ#： • PE_RST#：
W W
. W
H C
（I） HyperTransport总线使用请求信号，C3、C4 状态为唤醒HT通信。 （O） PCI-E的RESET信号
N I
F A
X I
C .
M O
N C .
W W
. W
H C
N I
F A
X I
C .
M O
N C .
Nivdia芯片组上电相关信号
•
PWRGD_SB (I) 电源准备好，DUAL电源稳定后该信号为高电压 SLP_S5#: (O) shutdown （进入STD状态和soft off) MEM__VLD: (I) 指示内存供电已经稳定。 SLPS_S3#: (O) STR功能，除内存供电正常其它供电全关闭 PWRGD： (I) 指示所有主板供电都稳定后为高电位 CPUVDD_EN:(O) 用于控制CPU供电的控制信号（VCORE_EN) CPU_VLD: (I) 指示CPU供电已经稳定 HTVDD_EN: (O) 用于HyperTransport供电控制信号 HT_VLD: (I) 提示HyperTransport供电已经稳定
AMD_NV芯片组上电时序详细解说
AMD_NV芯片组上电时序详细解说AMD NV芯片组上电时序详细解说上电部分NV芯片组，待机条件有三个：3VSB，25M晶振，PWRGD_SB。
★3VSB桥里面叫+3.3V_PLL_DUAL，图纸第25页。
★3VSB由三端稳压器1117产生，1117产生的+3.3V_TBY和+3.3V_DUAL两个电压其实就是同1个电压,只不过＋3.3V_DUAL多了CT37这个电容滤波而已！+3.3VDUAL还给PCI槽A14（这个可以用打阻值卡来查）及其它地方供电或提供上拉，图纸第46页。
★桥得到3VSB后，25M晶振开始起振，晶振电压1.5V左右，两脚要有压差。
最可靠的还是使用示波器来查看波形，图纸第24页。
★PWRGD_SB是用来复位桥内部ACPI控制逻辑和寄存器的，相当于INTEL芯片组的RSMRST#,它必须是高电平！这里由紫5伏经过两个开关管同相产生，如果+3.3V_STBY 没有出来，它也不会得到高电平。
图纸40页。
★至此桥的待机条件已查完，下面看看它的触发电路，从开关开始查，图纸第42页。
开关16脚经过R333电阻接地，15脚信号名字叫PWRBTN*。
★PWRBTN*由R305电阻提供上拉连到IO（IT8716FCX）75脚，未触发开关之前为5伏。
触发开关后，IO75脚得到低电平跳变，此时IO本身供电正常，则从72脚发出低电平跳变到桥。
图纸34页。
跳变电压我们都用示波器来测量。
★桥待机条件满足，然后收到IO发过来的低电平跳变，将依次置高SLP_S5#,SLP_S4#,SLP_S3#。
其中SLP_S3#一路返回IO71脚，IO收到SLP_S3#高电平后，76脚由高电平变为低电平去拉低电源绿线完成上电，图纸34页。
★至此主板的上电已完成，ATX发出VCC3、VCC、+12V等主供电，最后延迟几百毫秒从灰线发出ATXPWOEROK信号，高电平。
◆需要注意的是，CMOS电路有问题，一般不会引起不上电，但会导致不跑码。
笔记本上电时序概述
给EC，通知EC开启内存供电。 有效电压：3.3V
9
SLP_S3#
南桥收到PWRBTN#信号后，拉高 SLP_S3#信号， 通知EC开启桥供电，显卡供电，VCCP等其他供 电，但不包含CPU供电和内存供电。
有效电压：3.3V
6
BATLOW#
电池电量低指示信号，笔记本平台专用信号，在 南桥开机触发前，此信号一定要为高电平，否则 低电平的话，南桥会认为，当前电池电量不足， 不能维持系统的正常运行。从而拒绝触发。
7
开机触发电路与PWRBTN#
PWRBTN#:power button,电源开关，此信号为南 桥接收到EC发来的开机触发信号。
上电时序概述
1
什么是上电时序
Power on Sequence：主板上的供电， 从最开始的电压适配器电压输入，到 最后CPU供电的产生，都有严格的开 启顺序控制，这个先后顺序，就是上 电时序。
2
上电时序示意图
3
保护隔离电路
对适配电压进行检测，符合要求后， 向主板供电单元提供供电，常见功能：
14
CPURST#
北桥得到PLTRST#信号后，在时钟正常的情况下， 拉高CPURST#，通知CPU开始工作。
有效电压：1.05V
15
CPU工作
CPU在得到供电后，等待复位信号RESET#信号变 高与PWRGODD信号变高，两个信号正常后， CPU开始工作。
16
1.充放电管理 2.适配器电压检测 3.输入电流监测 4.RTC电路供电，常见元件：
1.LDO电压 2.EC 3.BIOS 4.RTC电路 5. 系统供电3.3V和5V
2 AMD时序讲解
▪Dept.:▪By :Jeff.Ko7▪Date:2010/6/913VCORE 14FET SB_PWOK A TX power AM2IT8716 GB/CX Power button MCP61MCP61-PWRBTSW PWOK CK8_PWOK -PSOUT CPUPWROK -CPURST 5VSB 5VDUAL -RSMRST FET 14-SLP_S3PWM CPUVDD_EN 1121S5_EN Circuit 3VDUAL W83303AG FET S5_EN -SLP_S5SB_PWOK Circuit VCC12_DUAL W83303AG CPU_VLD VCORE_PWOK -IO_PSON -ATX_PSON MEM_VLD VID HT VREG HT1VDD_EN HT1_VLD 25MHz 5689107Core Power Planes 1216171932KHz CPUCLK0_H/L -LPCRST 2023315VCC12DDR18V DDRVTT VCORE DDR18V DDRVTT VCC12_HT VCC12_HT 18VDDA25VCC12 VCC12_HT 2P5V_PWR VCC3VCC3 VCC15 VCC15_DUAL VCC VCC12 VCC VDDA25GA-M61PM-S2 Power Sequencing CIRCUIT 2N7002▪▪▪AM2 Power-Up Sequence+3.0V_VBAT+5V_DUAL+3.3V_DUAL+1.5V_DUAL25MHz xtalPWRGD_SB+2.5V_SUS+1.25V_VTT_SUSCOREPowerPlanesSUSCLK(32KHz)CPUVDD_ENCPU_VLDHTVDD_EN+12V_HTSLP_S5#MEM_VLDSLP_S3#PWRGDCPU_CLKLPC_CLK+V_CPUHT_VLDLPC_PD#ITE8282M讲解一：ITE8282M初识●ITE8282M是联阳半导体公司生产的一颗用于K8CPU平台的增强型时序控制器。
AMD芯片组时序图和解释
----AMD 双桥芯片组时序图和解释AMD 口 Chips^t Power-Up Sequence信号解释：VBAT RTC 电路的供电，3V 0（ RTC 电路有问题会导致没复位或不跑码、不显示 等故障）RTC clock in :晶振给南桥提供32.768KHZ 频率，（RTC 电路有问题会导致没复 位或不跑码、不显示等故障）S5_3.3V :南桥主待机电压，3.3VS5_1.2V :南桥第二个待机电压，老的南桥是 1.8V ，后来是1.2V 或1.1V 。
RSMRST#南桥待机电压好。
PWR_BTN#电源开关触发后，最终送达南桥的触发信号，高低高的脉冲 WAKE#唤醒信号，通常来自于网卡芯片，作用类似于 PWR_BTN#SLP_S5#南桥发出的退出关机状态的信号，3.3V ，用于控制内存供电产生 SLP_S3#南桥发出的退出睡眠状态的信号，3.3V ，用于控制所有的S0电压 ALL power rails :所有电源被开启，包括内存供电、桥供电、 VDDA 供电、CPUVBATn_n_rLrL_rLrLrLn_rLrLn_n_n_n_r—TLrLrLrLrLrLrLrLrLrLrLrLTLn___________ __________ /—-■ ■ 1 1..//---------- RRTC clock InS5.3.3VRSMRST*；PWR BTN^All Power Rztil.*Syslem docks PCIE_RCLKP ；NPWR_GOODnjuLnjuuuuuuuLPCICLK[5：Q]LDT_STP#A RST#PciE_RSTaPCIRST^ LDT_RST#SLP_S5# SLP £3#LOT P 右供电、总线供电等。
System clocks :时钟芯片开始工作PCIE_RCLKP/N时钟芯片送给南桥的100M差分时钟对，作为南桥的主时钟信号PWR_GO O D1知南桥，此时S0状态电压全部0KPCICLK[5: 0]:南桥发出PCI时钟NB—PWRGDS桥发出给北桥的电源好信号，悬空或连接北桥的POWERGO脚D 南桥内部集成了一个完整的时钟模块，如果不启用南桥集成的时钟模块，而使用外置时钟芯片，NB_PWRGD以不采用，只需要把北桥的POWERGOO接到南桥的PWR_GOO即南北桥同时得到PG如果启用南桥集成的时钟模块，不使用外置时钟芯片，南桥在收到PWR_GOOD需要延时39ms才会发出NB_PWRGD北桥。
AMD+英伟达芯片组上电时序
SOCKET S1 S1指：CPU座和针脚数SIGI CPU电源管理芯片的VID个数是VID0-VID5一共6个VID 而S1G2_S1G4是两个VID此机为华硕F9DC机器：其他机器电压命名和电压开启信号命名会有不同，但总体时序一样，前半部分为华硕时序，后半部分为英伟达时序。
AMD配英伟达芯片组：只要是英伟达芯片组的时序都一样，不论是单桥还是双桥。
英伟达芯片组，芯片组在时序总可以控制CPU电压的开启信号可以控制HT总线的开启信号。
TS_L#电池插入检测信号，没插电池时是3.3V。
电池插入以后拉低此信号有效1 适配器过公共点产生3V A 5V AO线性电压+3V A供给桥的实时时钟：英伟达桥内部命名+3.3V_VBAT+3V A供给EC的待机，时钟，复位。
EC的复位信号由RN5VD30芯片检测电压高于3V 后于外接电容延时产生EC_RST#+3V A要供给BIOS, EC在BIOS中读取数据，在BIOS程序配置正常后,EC发出VSUS_ON 待机电压开启信号，开启12VSUS。
更名RUN_3VO和RUN_5VO开启待机电压的3VSUS 5VSUS 开启1.2VSUS。
+12VSUS和+1.2VSUS都是通过线性电压芯片产生。
SUS电压供给英伟达的桥ACPI里面的待机电压：3V待机电压+3.3V_DUAL 还需要1.2V 的待机电压,桥内部命名：+1.2V_DUAL待机电压好以后TPS51020会发出一个待机电压好信号叫VUSU_GD给EC，EC再发出PWRGD_SB给桥英伟达的桥RSMRST#信号就叫PWRGD_SB至此整个待机条件满足。
PWRGD：电源好。
SB：待机.按开机键：PWR_SW#开机触发信号加给EC，EC收到信号且BIOS程序配置正常后发出PM_PWRBTN#给桥的PWRBTN#脚, 如果EC没有发出PWRBTN#信号要考虑ACIN 电池电量低。
LID_SW#休眠开关信号。
桥发出SP_S5#更名PM_SUSC#给EC ,EC发出SUSC#后更名SUSC#_PWR开启+1.8V 1,8V是内存电压，还有内存VTT0.9V,，开启场管转换+3V +5V +12V 和内存电压正常后发出MEM_VLD内存电压电源好信号给桥，此机器内存电压MEM_VLD不是由电源芯片产生而是由下面这个检测电路产生，其中NPN三极管的导通条件是G大于S 0.8V就可以导通。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
AMD NV芯片组上电时序详细解说
上电部分
NV芯片组，待机条件有三个：3VSB，25M晶振，PWRGD_SB。
★3VSB桥里面叫+3.3V_PLL_DUAL，图纸第25页。
★3VSB由三端稳压器1117产生，1117产生的+3.3V_TBY和+3.3V_DUAL两个电压其实就是同1个电压,只不过＋3.3V_DUAL多了CT37这个电容滤波而已！+3.3VDUAL还给PCI槽A14（这个可以用打阻值卡来查）及其它地方供电或提供上拉，图纸第46页。
★桥得到3VSB后，25M晶振开始起振，晶振电压1.5V左右，两脚要有压差。
最可靠的还是使用示波器来查看波形，图纸第24页。
★PWRGD_SB是用来复位桥内部ACPI控制逻辑和寄存器的，相当于INTEL芯片组的RSMRST#,它必须是高电平！这里由紫5伏经过两个开关管同相产生，如果+3.3V_STBY 没有出来，它也不会得到高电平。
图纸40页。
★至此桥的待机条件已查完，下面看看它的触发电路，从开关开始查，图纸第42页。
开关16脚经过R333电阻接地，15脚信号名字叫PWRBTN*。
★PWRBTN*由R305电阻提供上拉连到IO（IT8716FCX）75脚，未触发开关之前为5伏。
触发开关后，IO75脚得到低电平跳变，此时IO本身供电正常，则从72脚发出低电平跳变到桥。
图纸34页。
跳变电压我们都用示波器来测量。
★桥待机条件满足，然后收到IO发过来的低电平跳变，将依次置高
SLP_S5#,SLP_S4#,SLP_S3#。
其中SLP_S3#一路返回IO71脚，IO收到SLP_S3#高电平后，76脚由高电平变为低电平去拉低电源绿线完成上电，图纸34页。
★至此主板的上电已完成，ATX发出VCC3、VCC、+12V等主供电，最后延迟几百毫秒从灰线发出ATXPWOEROK信号，高电平。
◆需要注意的是，CMOS电路有问题，一般不会引起不上电，但会导致不跑码。
有少部分主板，CMOS电路不正常，也会导致不上电。
二、供电部分
1、内存供电：
★由PWM芯片RT9214产生，受控于SLP_S5#信号。
也就是说，只有南桥把SLP_S5#信号置为高电平时内存供电才会出来。
我们知道，在S3状态时，SLP_S5#信号高电平，SLP_S3#信号低电平，由于RT9214第1脚采用+5V_DUAL供电，所以此时RT9214芯片还是工作的，内存还有供电。
此外，另一路供电+1.8VDIMM_FB送至43页的IT8266超频芯片，该芯片没有装，所以这路供电没有采用。
★内存供电1.8V_SUS产生后还会经过两个NPN三极管同相产生MEM_VLD送至桥，作反馈，这个信号相当于内存供电的PG信号，高电平有效。
2、桥供电：NV桥有VCC
3、VCC5、+1.5V主供电，它们都不受时序控制。
★VCC3由电源橙色3.3V经过电阻送至桥。
★VCC5由电源红5V经过电阻送至桥。
★+1.5V由PWM芯片RT9214产生，RT9214只要1、5、7引脚高电平就会正常工作，这些引脚在ATX发出主供电后就正常。
3、CPU供电：采用PWM芯片ISL6566，此芯片工作原理是：VCC、PVCC、VCORE_EN、
VID组合。
其中VCC、PVCC由ATX经过电阻直接提供，VID组合在内存供电正常后由CPU内部的VID控制器发出，而VCORE_EN则由桥提供。
★桥必须先收到PWRGD信号以及本身主供电满足才发出VCORE_EN。
PWRGD
信号由ATXPWROK信号经过电阻分压而得到。
图中PWRGD_PS即ATXPWROK，CK8_PWRGD即桥PWRGD。
★PWM芯片ISL6566工作条件满足，控制MOS产生CPU供电，最后发出CPU_VREGPWRGD信号给桥。
4、桥收到ISL6566的CPU_VREGPWRGD信号后，发出HTVDD_EN去开启总线供电。
★总线供电+1.2VHT受控于HTVDD_EN信号，HTVDD_EN高电平时，+1.2VHT 才正常。
LDTV0、LDTV1是由IO发出，用在超频时调节总线电压的。
★总线供电正常后，经过两个NPN三极管同相发出HT_VLD信号给桥，HT_VLD 相当于总线PG信号。
5、VDDA：CPU的另外一个额外供电2.5V，它也和桥供电一样，不受时序控制，
ATX主供电出来后，VDDA2.5V即由三端稳压器1117产生。
◆桥主供电、VDDA不受时序控制，而内存供电、CPU供电、总线供电则受时序控制。
一环扣一环，任何一个环节不正常，就会导致无后续的供电产生。
如果没有内存供电，则需要查SLP_S5#信号是否正常送到RT9214芯片，中间的两个N沟道MOS是否有损坏。
如果没有CPU供电，则需要查ATXPWROK信号是否正常送到桥，桥的主供电是否正常。
内存供电正常后发出的MEM_VLD信号如果没有正常送到桥，不会导致桥不发出VCORE_EN信号，但是会导致不跑码。
如果没有总线供电，则要查CPU供电正常后发出的CPU_VLD信号是否送到桥，这是HTVDD_EN发出的前提条件。
此外，还要查IO发出的OV_LDTV0、OV_LDTV1信号是否正常。
以上供电产生的前提必须是芯片的其它工作条件也正常。
三、时钟&复位
1、时钟：NV芯片组的主板没有时钟芯片，它的时钟集成在桥里面，只要桥的
各供电正常，就会发出时钟给各个模块，这里就不再赘述。
2、复位：桥得到HT_VLD信号，并且供电正常，则发出各路复位和CPU_PWRGD 信号。
★PCI A15复位，由桥直接发送。
★IDE复位，由桥直接发送。
★PCI-E复位，由桥直接发送。
★桥发出的LPC_RESET*复位分两路，一路给BIOS芯片，另一路给IO。
★声卡复位由桥直接送出。
★网卡复位由桥直接送出。
★CPU_PWRGD由桥发出，经过08门和PWRGD_SB相“与”后，再由RN107排阻上拉。
★CPURST#由桥发出，经过08门和PWRGD_SB相“与”后，再由RN107排阻上拉。
CPU收到CPU_PWRGD和RESET#后，主板时序已完成，开始寻址跑码。
◆如果PCI，IO芯片等的复位正常，而CPU收到CPU_PWRGD却未收到CPU_RST#信号，说明桥发出复位的条件已满足，只需查CPU_RST#到桥的相关电路。
要么中间有断线或者是相关元件损坏，要么是桥内部发出CPU_RST#复位的模块损坏，而不需去查桥的复位条件。