微机第五章作业
东南大学《微机系统与接口》作业 习题五 第5 章 2 答案
习题五（第5章）（2）1．方式0 A出B入，开关Si闭合时PBi=1, PAi=0低电平时继电器Ri吸合INIT: MOV AL,1000X01XBMOV DX,63HOUT DX,ALMOV AL,0MOV DX,60HOUT DX,AL;10ms：MOV AL,CTRLbyteMOV DX,60H ‘;PAOUT DX,ALINC DXIN AL,DXMOV Sbyte,AL2．（1)MOV AL,10010010BMOV DX,0063HOUT DX,AL(2)MOV AL,11XXX10XB(3)MOV AL,10110111H3．除数=0060HMOV DX, 02C0H+3MOV AL, 80HOUT DX, ALMOV DX, 02C1HMOV AL, 0OUT DX, ALDEC DX ; (MOV DX, 2C0H)MOV AL, 60HOUT DX, AXMOV DX, 2C0+3MOV AL, 00001010B (0AH) ；波特率OUT DX, ALMOV DX, 2C1H ;中断允许MOV AL, 00000010BOUT DX, AL3. 除数=0030H波特率字=00000011B=03H设串口基址3F8H可用查询或中断方式，查询可查询缓冲区查询：MOV DX, 3FBHMOV AL, 80HOUT DX, ALMOV DX, 3F9HMOV AL, 0OUT DX, ALMOV DX, 3F8HMOV AL, 30HOUT DX, AL; 发送：T1: MOV DX, 3FDHIN AL, DXTEST AL, 20HJZ T1MOV AL, 0AAHMOV DX, 3F8HOUT DX, ALCALL SREGCKMOV AL, 55HMOV DX, 3F8HOUT DX, ALCALL SREGCKMOV CL, T_LENMOV SI,OFFSET T_BUFTLOOP: MOV AL, [SI]MOV DX, 3F8HOUT DX, ALCALL SREGCKINC SIDEC CLJNE TLOOPMOV AL, 55HCALL TSENDMOV AL, 0AAHCALL TSEND…………发送查询子程序SREGCK: DX, 3FDHIN AL, DXTEST AL, 20HJZ SREGCKRET发送子程序TSEND: MOV DX, 3F8HOUT DX, ALRET接收：R1: CALL RBUFCKMOV DX, 3F8HIN AL, DXCMP AL, 0AAHJNZ R1CALL BRICV ;AAHCMP AL, 55HJNZ R1MOV AL, 0 ;AAH,55H,启动计数MOV R_LEN, ALMOV SI,OFFSET R_BUFR2: CALL BRICVCMP AL, 55HJZ R3MOV [SI], ALINC R_LENINC SIJMP R2R3: CALL BRICVCMP AL, 0AAHJZ R4 ;55H,AAHMOV AL, 0FFHMOV ERROR, AL…….R4: MOV AL, 00MOV ERROR, AL…………接收查询子程序RBUFCK: MOV DX, 3FDHIN AL, DXTEST AL, 01JZ RBUFCKRET接收子程序BRICV: MOV DX, 3F8HIN AL, DXRET4．MOV AL, 4MOV DX, 600H+8OUT DX, ALMOV AL, 0MOV DX, 600H+0DHOUT DX, ALMOV DX, 600H+2HMOV AX, OFFSET SOURCCOUT DX, ALMOV AL, AHOUT DX, ALMOV AX, 1000HMOV DX, 0600H+3 ;1#字节数OUT DX, ALMOV AL, AHOUT DX, ALMOV DX, 0600H+0BH ；模式R MOV AL, 00001001B ；READ OUT DX, ALMOV AX, OFFSET DSTMOV DX, 0600H+4 ；2#地址OUT DX, ALMOV AL, AHOUT DX, ALMOV AX, 1000HMOV DX, 0600H+5 ；2#字节数OUT DX, ALMOV AL, AHOUT DX, ALMOV DX, 0600H+0BH ；模式R MOV AL, 00000110B ；2#WRITE OUT DX, ALMOV AL, 00001001BMOV DX, 0600H+0FH ；屏蔽字OUT DX, ALMOV AL, 11000011BMOV DX, 0600H+8 ；命令字OUT DX, AL。
微机原理第五章练习题及解
微机原理第五章练习题及解一:单项选择题•8028在保护虚地址模式下，虚拟空间为（D。
A:1MB B:2MB C:4MB D:16MB•80486DX和80386相比，内部增加的功能部件是（C。
A:分段部件、分页部件B:预取部件、译码部件C:Cache浮点运算部件D:执行部件、总线接口部件,它要在硬件之间进■虚拟存储器是为了使用户可运行比主存容量大得多的程序行信息动态调度，这种调度是由（D来完成的。
A:硬件B:操作系统C:BIOS D:操作系统和硬•在各种辅存中，除去（D外，大多是便于安装、卸载和携带的。
A:软盘B:CD-ROM C:磁带D:硬盘■硬盘是一种外设，而软盘驱动器属于（C。
A:软盘B:CD-ROM C:磁带D:硬盘•常用的虚拟存储器寻址系统由（A两级存储器组成。
A:主存---- 外存 B:Cach ---- 主存C:Cache --- 主存 D:Cache --- Cache•高速缓存Cache的存取速度（CA:比主存慢、比外存快B:比主存慢、比内部寄存器快C:比主存快、比内部寄存器慢 D:比主存慢、比内部寄存器慢•在 PC机中,CPU访问各类存储器的频率由高到低为（A。
A:高速缓存、主存、硬盘、磁带 B:主存、硬盘、磁带、高速缓存 C:硬盘、主存、磁带、高速缓存 D:硬盘、高速缓存、主存、磁带•下列说法中正确的是（D。
A:EPROM是不能改写的B:EPROM可以改写，所以也是一种读写存储器C:EPROM只能改写一次D:EPROM可以改写,但不能取代读写存储器•目标程序中将逻辑地址转换成物理地址称为（B。
A:存储分配B:地址重定位C:地址保护D:程序移动•高速缓冲存储器Cache的作用是（D。
A:硬盘与主存储器间的缓冲B:软盘盘与主存储器间的缓冲C:CPU与视频设备间的缓冲D:CPU与主存储器间的缓冲•若 256KB的SRAM有8条数据线,则它有（B地址线。
A:8 条 B:18 条 C:20 条 D:256 条• Cach存储器一般采用SRAM,而内存条由（D组成A:ROM B:PROM C:DRAM D:SDRAM•某 SRAM芯片容量为8KX8,组成32KB存储系统所用芯片数为（B A:2 片 B:4 片 C:8 片 D:16 片•呆护模式下程序的最大地址空间是（D。
第五章微机原理课后习题参考答案
习题五一. 思考题⒈半导体存储器主要分为哪几类？简述它们的用途和区别。
答：按照存取方式分，半导体存储器主要分为随机存取存储器RAM（包括静态RAM和动态RAM）和只读存储器ROM（包括掩膜只读存储器，可编程只读存储器，可擦除只读存储器和电可擦除只读存储器）。
RAM在程序执行过程中，能够通过指令随机地对其中每个存储单元进行读\写操作。
一般来说，RAM中存储的信息在断电后会丢失，是一种易失性存储器；但目前也有一些RAM 芯片，由于内部带有电池，断电后信息不会丢失，具有非易失性。
RAM的用途主要是用来存放原始数据，中间结果或程序，与CPU或外部设备交换信息。
而ROM在微机系统运行过程中，只能对其进行读操作，不能随机地进行写操作。
断电后ROM中的信息不会消失，具有非易失性。
ROM通常用来存放相对固定不变的程序、汉字字型库、字符及图形符号等。
根据制造工艺的不同，随机读写存储器RAM主要有双极型和MOS型两类。
双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器；MOS型存储器具有集成度高、功耗低、价格便宜等特点，适用于内存储器。
⒉存储芯片结构由哪几部分组成？简述各部分的主要功能。
答：存储芯片通常由存储体、地址寄存器、地址译码器、数据寄存器、读\写驱动电路及控制电路等部分组成。
存储体是存储器芯片的核心，它由多个基本存储单元组成，每个基本存储单元可存储一位二进制信息，具有0和1两种状态。
每个存储单元有一个唯一的地址，供CPU访问。
地址寄存器用来存放CPU访问的存储单元地址，该地址经地址译码器译码后选中芯片内某个指定的存储单元。
通常在微机中，访问地址由地址锁存器提供，存储单元地址由地址锁存器输出后，经地址总线送到存储器芯片内直接进行译码。
地址译码器的作用就是用来接收CPU送来的地址信号并对它进行存储芯片内部的“译码”，选择与此地址相对应的存储单元，以便对该单元进行读\写操作。
微机原理与接口技术 第5章课后作业答案
4
D0～ D7 8088系统 BUS
D0～ D7 · · · A0 SRAM 6116
A0 A 10
MEMW
A 10
R/W OE D0～ D7 CS
MEMR
D0～ D7 A0 · · ·
A0 A 10 R/W OE CS
A 10
MEMW MEMR & A 18 A 17 A 19 A 16 A 15 A 14 A 13 A 12 A 11
5.10 74LS138译码器的接线图如教材第245页的图5-47所示，试判断其输出端Y0#、Y3#、Y5#和 Y7＃所决定的内存地址范围。
解：因为是部分地址译码（A17不参加译码），故每个译码输出对应2个地址范围： Y0＃：00000H ～ 01FFFH 和 20000H ～ 21FFFH Y3＃：06000H ～ 07FFFH 和 26000H ～ 27FFFH
5.2 为什么动态RAM需要定时刷新？
解：DRAM的存储元以电容来存储信息，由于存在漏电现象，电容中存储的电荷会逐渐泄漏，从而使信息丢失或出 现错误。因此需要对这些电容定时进行“刷新”。 5.3 CPU寻址内存的能力最基本的因素取决于___________。 解：地址总线的宽度。 5.4 试利用全地址译码将6264芯片接到8088系统总线上，使其所占地址范围为32000H～33FFFH。 解：将地址范围展开成二进制形式如下图所示。 0011 0010 0000 0000 0000 0011 0011 1111 1111 1111
解：
（1）特点是：它结合了RAM和ROM的优点，读写速度接近于RAM，断电后信息又不会丢失。 （2）28F040的编程过程详见教材第222～223页。 5.14 什么是Cache？它能够极大地提高计算机的处理能力是基于什么原理？ 解： （1）Cache 是位于CPU与主存之间的高速小容量存储器。 （2）它能够极大地提高计算机的处理能力，是基于程序和数据访问的局部性原理。 5.15 若主存DRAM的的存取周期为70ns，Cache的存取周期为5ns，有它们构成的存储器的平 均存取周期是多少？ 解：平均存取周期约为 70×0.1ns + 5×0.9ns =11.5ns。
微机接口与原理技术第5章习题及参考解答
3.下列因素中,与Cache的命中率无关的是(。
A.主存的存取时间
B.块的大小
C.Cache的组织方式
D.Cache的容量
解A
4.下列说法中不正确的是(。
A.每个程序的虚地址空间可以远大于实地址空间,也可以远小于实地址空间
B.多级存储体系由Cache、主存和虚拟存储器构成
C.Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理
SRAM的速度快、接口简单、读写操作简便,但存储容量较小、价格也比较高;而DRAM的存储密度较高、存储容量大,但接口较复杂,且需要定时刷新。
11.DRAM为什么要刷新?刷新方式有几种?
解因为DRAM存储的信息会随时间而消失,所以需要刷新。刷新方式包括:
·片外刷新(分散刷新、集中刷新和异步刷新;
·片内刷新。
16.设有一个具有24位地址和8位字长的存储器,问:
(1该存储器能够存储多少字节的信息?
(2如果该存储器由4M×1位的RAM芯片组成,需要多少片?
(3在此条件下,若数据总线为8位,需要多少位作芯片选择?
解
(116兆字节
(2需要4×8=32片
(3两位
18.某计算机系统的内存储器由Cache和主存构成,Cache的存取周期为45ns,主存的存取周期为200ns。已知在一段给定的时间内,CPU共访问内存4500次,其中340次访问主存。问:
9.存储器有哪些主要技术指标?这些指标是如何表示的?
解存储器的主要技术指标包括:
·存取速度Tacc,以ns(纳秒表示;
·存储容量,以bit表示,或用Byte表示,如62256,256kbit,或8K×8 bit;
·存储器类别,用型号来区分。
微机原理课后习题答案第五章习题答案
5.10为什么输人接口的数据缓冲寄存器必须有三态输出功能，而输出接口却不需要?解:输人接口的数据缓冲寄存器的谕出端是直接接在数据总线上的，如果数据寄存器没有三态输出功能，则无论数据寄存器被寻中还是未被寻中，其数据都会被送上数据总线，若此时总线上真正要传送的数据与该输人缓存器的内容不一致时，就会发生总线冲突。
所以输人接口的数据缓冲寄存器必须有三态输出功能，以便接口未被寻中时，其输出端处于高阻态而与总线隔离。
对于输出接口来说，其输人端与数据总线相连，而输出端与外设相连，因此其输出不影响总线状态;并且外设一般只与一个输出数据缓存器相连，所以输出接口的数据缓存器无需三态输出功能。
5.11已知PC 机系统中某接口板的I/O 端口译码电路如图5.4所示，试分析出各I/O 端 口和I/O 芯片的端口地址或地址范围。
解:74LS138使能信号12B G G 、的逻辑表达式为:19G A =27654B G A A A A = 即仅当9754A A A A = 11111时，使能信号1G = 1, 2B G = 0有效。
此时，若328A A A = 000, 0Y =0; 328A A A =001, 1Y =0; 328A A A =111, 7Y = 0;所以，各I/O 芯片的地址范围为: I/O 芯片1:1111110000B —11111100113B 即3F0H 一3F3H;I/O 芯片2: l011110100B--1011110111.即2F4H 一2F7H;I/O 芯片3:1111111100B 一11111111113,即3FCH 一3FFH0Y 译出的地址范围2F0H~2F3H 再经一级74LS139译码器对1A 和0A 进行二次译码。
分 别得到4个读端口和4个写端口。
各I/O 端口的地址为:输出口1和输人口1为2F0H ;输出口2和输入口2为2F1H;输出门3和输入口3为2F2H;输出口4和输入口4为2F3H5.12已知PC.机系统中某接口板的板地址译码电路如图5.5所示。
微型计算机技版术(陈慈发)课后习题第5章作业答案
5.2 用下列芯片构成存储系统，各需要多少个RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线，采用全译码方式。
（1）512×4 b RAM构成16KB的存储系统。
芯片的数目：（16K/512）*（8/4）=64片片内寻址：512=29，需要9根地址线故：需要11位地址作为片外地址译码。
（2）2K×4 b RAM构成64KB的存储系统。
芯片的数目：（64K/2K）*（8/4）=64片片内寻址：2K=211，需要11根地址线故：需要9位地址作为片外地址译码。
（3）1024×1 b RAM构成128KB的存储系统。
芯片的数目：（128K/1024）*（8/1）=1024片片内寻址：1024=210，需要10根地址线故：需要10位地址作为片外地址译码。
（4）64K×1 b RAM构成256KB的存储系统。
芯片的数目：（256K/64K）*（8/1）=32片片内寻址：64K=216，需要16根地址线故：需要4位地址作为片外地址译码。
5.5 有一2732EPROM芯片的译码电路如习图5.1所示，请计算该芯片的地址范围及存储容量。
AAAAAAAAA习图5.1解：存储容量：片内地址为A0~A10，对应容量211= 2KB。
地址范围：Y4：A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 ~ A01 1 1 1 1 1 1 0 00 ~ 0 FE000H1 1 1 1 1 1 1 0 0 1 ~ 1 FE7FFHY5：A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 ~ A01 1 1 1 1 1 1 0 10 ~ 0 FE800H1 1 1 1 1 1 1 0 1 1 ~ 1 FEFFFH由于译码器的输出Y4Y5对应同一片选，故同一物理内存其地址是重叠的。
地址范围：FE000H~FEFFFH为4KB5.7 某存储器子系统如习图5.2所示，它们的存储容量各是多少？RAM和EPROM存储器地址分配范围各是多少？习图5.2解：RAM芯片：存储容量：211=2KBY1：A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 ~ A01 1 1 1 10 0 10 0 ~ 0 F9000H1 1 1 1 10 0 1 0 1 ~ 1 F97FFH1 1 1 1 10 0 1 1 0 ~ 0 F9800H1 1 1 1 10 0 1 1 1 ~ 1 F9FFFH故地址范围为：F9000H ~ F9FFFH，为4KB。
微机原理第五章作业
第五章作业1、描述层次化的存储器体系结构。
答：⑴层次化总体结构在存储器的总体结构中，所谓层次化，就是把各种速度不同、容量不同、存储技术也可能不同的存储设备分为几层，通过硬件和管理软件组成一个既有足够大空间又能保证满足CPU 速度要求且价格适中的整体。
①层次结构的运行策略⏹ 尽量让当前被频繁访问的存储区的内容驻留在较高层存储器，把不常访问的存储区的内容置换到较低层存储器。
②层次化的实现⏹ 用Cache 、内存和辅存来构成层次化的存储器。
⏹ 按使用频度将数据分成不同的层次，分放在不同的存储器中。
③寄存器⏹ 寄存器是位于处理器内部的小型存储器。
⏹ 处理器的大部分日常工作是对寄存器中的数据进行处理。
⏹ 将数据在寄存器之间移动，是最常用的数据传送方式。
④高速缓冲区⏹ 高速缓冲区是速度最快的存储器，是SRAM 类型，存取速度和CPU 相匹配，但价格高，且容量小。
⏹ CPU 运行时，自动将要运行的指令和数据装入高速缓存。
存储器的层次化总体结构⑤主存⏹内存也称为主存，由DRAM构成。
⏹速度比Cache慢，但容量比Cache大，是存储器系统的主力。
⑥辅存⏹辅存是数据存储的最后一个位置。
通常由硬盘、软盘、光盘构成。
速度比主存慢得多，但容量更大。
⑦Cache 主存⏹为了缓解主存与CPU速度不匹配，在 CPU 和主存之间增加一级速度快、但容量较小且价格较高的高速缓冲存储器（Cache）。
⑧主存-辅存⏹为了弥补主存容量的不足，在主存外面增加一个容量更大、价格更低、但速度更慢的辅存。
⑵内存的分区结构①基本内存区⏹基本内存区主要供DOS操作系统作用，其中容纳了DOS操作系统，DOS运行需要的系统数据、驱动程序以及各种操作系统都要用到的中断向量表等。
②高端内存区⏹高端内存区留给系统ROM和外部设备的适配卡缓冲区使用，其大小为384KB，地址范围为A 0000H～F FFFFH。
③扩充内存区⏹扩充内存区是在16位微型机系统中为了扩大内存空间而采用的技术，它通过在总线槽上插内存扩充卡来扩大内存空间，最大扩充容量为32MB。
微机第五章作业
第5章中断系统1.中断系统应具有哪些功能？中断是指CPU暂停当前的工作，转去处理紧急事件，处理完毕后，再回到原来被中断的地方，继续原来的工作。
中断的功能：1）实现CPU与外部设备的速度配合2）实现实时控制3）故障的及时发现与处理4）实现人机联系2.8051MCU有几个中断源？各个中断源的入口地址是多少？如何进行中断的允许控制？8051微控制器中有五个中断源，两个中断优先级，各个中断源的入口地址分别是0003H、000BH、0013H、001BH、0023H。
通过IP进行优先级控制。
IP为中断优先级寄存器，物理地址为B8H，其中的后五位PS PT1PX1PT0PX0分别控制串行口、定时器/计数器1、外部中断1、定时器/计数器0、外部中断0的优先级。
在出现同级中断申请时，CPU按如下顺序响应各个中断源的请求：INT0、T0、INT1、T1、串行口，3.8051微控制器中，各中断标志是如何产生的，又如何清0的？每个中断源请求中断时会在SFR的某些寄存器中产生响应的标志位，表示该中断源请求了中断。
INT0、INT1、T0和T1的中断标志存放在TCON(定时器/计数器控制寄存器)中，占4位；串行口的中断标志存放在SCON(串行口控制寄存器)中，占2位。
TCON:定时器/计数器控制寄存器。
TF0：T0溢出标志，溢出时由硬件置1，并且请求中断，CPU响应后，由硬件自动将TF0清0；不用中断方式时，要用软件清0。
TF1：T1溢出标志，溢出时由硬件置1，并且请求中断，CPU响应后，由硬件自动将TF1清0；不用中断方式时，要用软件清0。
IE0：INT0中断标志，发生INT0中断时，硬件置IE0为1，并向CPU请求中断。
IE1：INT1中断标志，发生INT1中断时，硬件置IE1为1，并向CPU请求中断。
SCON:串行口控制寄存器。
TI:串行口发送中断标志，发送完一帧数据时由硬件置位，并请求中断。
RI:串行口接受中断标志，接收到一帧数据时，由硬件置位，并且请求中断。
(完整word版)微机第四版第五章习题答案
6.18255A的三个端口在使用时有什么差别?答：端口A和端口B常常作为独立的输入端口或者输出端口，端口C则配合端口A和端口B工作。
6.28255A的方式选择控制字和置1/置0控制字都是写入控制端口的，那么，它们是由什么来区分的？答:由最高位D7位来区分。
D7=1时为方式选择控制字，D7=0时为端口C置1/置0控制字。
6.38255A有哪几种工作方式？对这些工作方式有什么规定？答：1。
8255A有三种工作方式：方式0、方式1、方式2。
2.端口A可以工作于方式0、方式1、方式2；端口B可以工作于方式0、方式1；端口C只能工作于方式0或者配合端口A和端口B工作.6.4对8255A设置工作方式,8255A的控制口地址为00C6H。
要求端口A工作在方式1,输入；端口B工作在方式0，输出；端口C的高4位配合端口A工作；低4位为输入.答：MOV DX，00C6HMOV AL,0B1H ；取方式选择控制字为B1H(10110001B）或B9HOUT DX,AL6.58255A的方式1有什么特点?参考教材中的说明，用控制字设定8255A的A口工作于方式1，并作为输入口;B口工作于方式1，并作为输出口，用文字说明各个控制信号和时序关系。
假定8255A的端口地址为00C0H，00C2H，00C4H，00C6H答：1.方式1有如下特点：①端口A和端口B可分别作为两个数据口工作于方式1，并且任何一个端口可作为输入或输出口。
②若只有一个端口工作于方式1，则端口C有三位被规定配合其工作，其余共13位可工作于方式0。
③若两个端口都工作于方式1，则端口C有6位被规定配合其工作，端口C所剩2位仍可作为输入或输出。
2.控制字为10110100B=B4H.MOV DX ，00C6HMOV AL,0B4H；取方式选择控制字为B4H （10110100B)OUT DX ，AL 3。
方式1输入口A 口的各个控制信号和时序关系如下： ① 当外设来的输入数据出现之后，A STB 接着就到,其宽度至少要求为500ns 。