实验四 OC门与三态门
实验二 三态门和OC门的研究
图输出高电平VOH的下限值； VOL(max) --门电路输出低电平VOL的上限值； IOH(max)--门电路带拉电流负载的能力，或称放电流能力； IOL(max)—门电路带灌电流负载的能力，或称吸电流能力； VIH(min)--为能保证电路处于导通状态的最小输入(高)电平； VIL(max) --为能保证电路处于截止状态的最大输入(低)电平。 IIH — 输入高电平时流入输入端的电流； IIL -- 输入低电平时流出输入端的电流。
图3_2_5 计算OC门外接电阻Rc的工作状态
m'(7)个输入端(a) 计算Rc最大值(b) 计算Rc最小值图3_2_5 计算OC门外接电阻Rc的 工作状态
其中 IcEO -- OC门输出三极管T5截止时的漏电流； Ec — 外接电源电压值； m -- TTL负载门个数； n — 输出短接的OC门个数； m’— 各负载门接到OC门输出端的输入端总和。 Rc值的大小会影响输出波形的边沿时间，在工作速度较高时，Rc的取值应接近
3完成第七项中的思考题1233281用三态门实现三路信号分时传送的总线结构
实验二 三态门和OC门的研究 一、实验目的
(1) 熟悉两种特殊的门电路：三态门和OC门； (2) 了解“总线”结构的工作原理。 二、实验原理
数字系统中，有时需把两个或两个以上集成逻辑门的输出端连接起来，完成一定的逻
辑功能。普通TTL门电路的输出端是不允许直接连接的。图2_1示出了两个TTL门输出短 接的情况，为简单起见，图中只画出了两个与非门的推拉式输出级。设门A处于截止状态， 若不短接，输出应为高电平；设门B处于导通状态，若不短接，输出应为低电平。在把门 A和门B的输出端作如图3_2_1所示连接后，从电源Vcc经门A中导通的T4、D3和门B中导 通的 T5到地，有了一条通路，其不良后果为：图3_2_1 不正常情况：普通TTL门电路输 出端短接
三态门、OC门的设计与仿真实验报告
三态门的设计与仿真实验报告一、实验内容1、用逻辑图和VHDL语言设计三态门，三态门的使能端对低电平有效。
2、应用MaxplusII软件对三态门和OC门进行编译、仿真和模拟。
3、在“MaxplusII软件的基本操作”实验的基础上，能更加熟练的掌握应用MaxplusII软件，从而更形象更深层次的理解三态门和OC门。
二、实验平台及实验方法用VHDL语言编写三态门和OC门的程序，运用Maxplus软件进行仿真，再结合FPGA（即对实验箱的芯片进行编译）进行验证。
也可以用原理图进行文本设计，波形设计。
逻辑符号图：真值表：EN A OUT0 0 HI-Z0 1 HI-Z1 0 01 1 0电路图：三、实验过程1．启动MaxplusII软件；2．新建一个文本编辑文件，输入三态门的VHDL语言；3．编译。
点击file→save as,保存文件名为tri-s名称，扩展名为vhd，选择芯片类型为EPF10K20TI144-4，保存并进行编译，若编译结果出现0 error，0 warnings则说明编译通过。
4．仿真波形。
点Max+plus II→Waveform editor,出现波形图的设置界面，然后点Node→Enter Nodes from SNF→list,将输入输出端添加到界面，并设置其周期和输入波形，保存后，点Max+plus II→Simulator，即可仿真出输出的波形。
5．设计芯片。
点Max+plus II→Floorplan editor，将Unassigned Nodes & 栏中，电路的输入输出节点标号直接用鼠标“拖到” 想分配的引脚上(enabel:88,datain:89,dataout:12),点Max+plus II→programmer→configuer,然后就可以操作试验箱，观察三态门的工作情况。
四、实验结果实验步骤：1、用VHDL语言来编写程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY tri_s ISPORT(enable,datain:IN STD_LOGIC;dataout:OUT STD_LOGIC);END tri_s;ARCHITECTURE bhv OF tri_s ISBEGINPROCESS (enable,datain)BEGINIF enable='1' THEN dataout<=datain;ELSE dataout<='Z';END IF;END PROCESS;END bhv;2、将上述程序保存为文件名为tri_s.vhd的文件，点击Maxplus里的compiler进行编译，出现如下图，编译成功。
实验四集电极开路门与三态门输出的应用
集电极开路门与三态门输出的应用一．实验内容与目的实验目的：进一步了解逻辑门的结构，熟悉OC 门和三态门的逻辑功能和用途，特别是集电极负载电阻R L 对OC 门的影响。
实验内容：1.用OC门74LS03验证OC门的“线与”功能。
2.测试输出电平的转换得出结论3.验证三态门74LS125的逻辑功能。
当E拔无效为高电平，三态门输出为高阻态时，输出Y对应开关K的状态（接+5V或地）为高电平或低电平；当E 拔有效为低电平时，Y=A。
4.测试上拉电阻的取值范围。
实验仪器：HBE硬件基础电路实验箱，数字万用表元器件：74LS00，74LS03,74LS06,74LS125二．实验过程与数据分析1.用OC门74LS03验证OC门的“线与”功能步骤：了解74LS03的引脚排列图：定位标志下的引脚1，然后逆时针开始引脚2,3…13,14共十四的引脚，其中下行为引脚1到引脚7，上行为引脚8到引脚14，引脚7接地，引脚14接点语言正极，引脚1引脚2为逻辑与非门的输入端，引脚3为其逻辑输出端，依次引脚4,5,6，引脚13,12,11，引脚10,9,8为一个独立的逻辑与非门，其中引脚6,11,8为各自的输出端。
然后按照引脚内部排列的各自功能接线：打开实验箱电源，找到实验箱上已经固定好的74LS03（这里在实验箱的IC15 DIP14），用导线把引脚7 接实验箱的接地插孔，引脚14用导线接实验箱的直流5V电源插孔。
然后在实验箱的十六位逻辑电平输出中选择两位用导线各自连接74LS03的引脚1，引脚2作为与非门的输入端，把74LS03的引脚3输出端用导线连接到十六位逻辑电平显示中的一个插孔中。
然后按下5V直流电源的开关。
开始测试。
实验连接的电路图如下：OC门74LS03的测量结果如下：分析：2.输出电平的转换测试OC门74LS03的输出电压，参考下图，输入A、B接逻辑电平输出信号，输出端Y接直流电压表。
VL接+5V，电阻RL为4.7千欧，观测输出与输入信号的逻辑关系，如果去掉RL，观测输出信号的变化。
实验三 0C门和三态门的应用(3)
图4.26
用OC门实现两组数据传输线路图
实验三 0C门和三态门的应用
三、实验内容及步骤
表4.8
M 0 1 0 1 A1 A2 A3 A4 1 0 0 0 0 0 1 1 1．集电极开路(OC)门实验
OC门数据分时传输
B1 B2 B3 B4 0 0 0 1 1 1 1 0 L1 L2 L3 L4
L1 A 1 M B1M A 1M B1M M 0, L1 B1 M 1, L1 A 1
实验三 0C门和三态门的应用
二、实验原理和电路
1．集电极开路门(OC门)
图4.19
Hale Waihona Puke 0C与非门逻辑符号 图4.20 0C与非门“线与”应用
实验三 0C门和三态门的应用
二、实验原理和电路
1．集电极开路门(OC门) RL的计算方法可通过图4.21来说明。如果n个OC门“线与” 上式中: 驱动N个TTL“与非”门，则负载电阻 RL可以根据“线与”的“与非” 门(OC)数目n和负载门的数目N来进行选择。 为保证输出电平符合逻辑关系，RL的数值范围为： IOH—OC门输出管的截止漏电流。 ILM—OC门输出管允许的最大负载电流。 IIL—负载门的低电平输入电流。 EC—负载电阻RL所接的外接电源电压。 IIH—负载门的高电平输入电流。 n—“线与”输出OC门的个数。 N—负载门的个数。 m—接入电路的负载门输入端个数。 RL的大小会影响输出波形的边沿时间，在工 作速度较高时，RL的值应尽量小，接近RLmin。
图4.21
实验三 0C门和三态门的应用
二、实验原理和电路
2．三态门
三态门有三种状态0、1、高阻态。处于高阻态时，电路与负载之 间相当于开路。图4.22(a)是三态门的逻辑符号，它有一个控制 N 端(又称禁止端或使能端) E, =1为禁止工作状态，Q呈高阻状态； EN =0为正常工作状态，Q=A。 EN
(完整版)OC门及三态门解析
二、集成逻辑门电路的选用
若要求功耗低、抗干扰能力强，则应选用 工C根M作据O频S电率电路1路工M。作H其z要以中求下C和、M市驱O场S动4因0能0素0力等系要综列求合一不决般高定用的于 场合；HCMOS 常用于工作频率 20 MHz 以下、 要求较强驱动能力的场合。
若对功耗和抗干扰能力要求一般，可选用 TTL 电路。目前多用 74LS 系列，它的功 耗较小，工作频率一般可用至 20 MHz； 如工作频率较高，可选用 CT74ALS 系列， 其工作频率一般可至 50 MHz。
1. 电路、逻辑符号和工作原理 三态门的输出有0、1、高阻三种状态，故称三态门。
当出现高阻状态时，门电路的输出阻抗很大，使得输入 和输出之间呈现开路状态。
当 EN = 0 时，Y = AB， 三态门处于工作态；
当 EN = 1 时，三态门输出呈 EN 称使能信号或控制信号， 现高阻态，又称禁止态。 A、B 称数据信号。
注意：使用时， OC门公共输出端和电源 VCC 间接上拉电阻
三态门：输出0，输出1，输出高阻
注意：三态门输出端可并联使用，但同一时刻只能有一个 门工作，其他门输出处于高阻状态。
•TTL门电路的使用注意事项
EXIT
三、CMOS 数字集成电路应用要点
(一)CMOS 数字集成电路系列
CMOS4000 系列
EXIT
应用集成门电路时，应注意：
(1)电源电压的正确使用
TTL电路只能用＋5 V(74系列允许误差±5%)；CMOS 4000 系列可用 3 ~ 15 V；HCMOS系列可用 2 ~ 6 V； CTMOS 系列用 4.5 ~ 5.5 V。一般情况下，CMOS 门多 用 5 V，以便与 TTL 电路兼容。
TTL集电极开路门和三态输出门测试
实验四 TTL 集电极开路门和三态输出门测试一、实验目的1、掌握TTL 集电极开路门（OC 门）的逻辑功能及应用。
2、了解集电极负载电阻L R 对集电极开路门的影响。
3、掌握TTL 三态输出门（3S 门）的逻辑功能及应用。
二、实验原理数字系统中有时需要把两个或两个以上集成逻辑门的输出端直接并接在一起完成一定的逻辑功能。
对于普通的TTL 电路，由于输出级采用了推拉式输出电路，无论输出是高电平还是低电平，输出阻抗都很低。
因此，通常不允许将它们的输出端并接在一起使用，而集电极开路门和三态输出门是两种特殊的TTL 门电路，它们允许把输出端直接并接在一起使用，也就是说，它们都具有“线与”的功能。
1、TTL 集电极开路门（OC 门）本实验所用OC 门型号为2输入四与非门74LS03，引脚排列见附录。
工作时，输出端必须通过一只外接电阻L R 和电源Ec 相连接，以保证输出电平符合电路要求。
OC 门的应用主要有下述三个方面：（1）电路的“线与”特性方便的完成某些特定的逻辑功能。
图4-1所示，将两个OC 门输出端直接并接在一起，则它们的输出：21212121B B A A B B A A F F F B A +=•=•=图4-1 OC 与非门“线与”电路 图4-2 OC 与非门负载电阻R L 的确定 即把两个（或两个以上）OC 与非门“线与”可完成“与或非”的逻辑功能。
（2）实现多路信息采集，使两路以上的信息共用一个传输通道（总线）。
（3）实现逻辑电平转换，以推动荧光数码管、继电器、MOS 器件等多种数字集成电路。
OC 门输出并联运用时负载电阻L R 的选择：如图4-2所示，电路由n 个OC 与非门“线与”驱动有m 个输入端的N 个TTL 与非门，为保证OC 门输出电平符合逻辑要求，负载电阻L R 阻值的选择范围为：iHOH OH C L mI nI V E R +-=max iL LM OL C L NI I V E R +-=min 式中：OH I ——OC 门输出管截止时（输出高电平V OH ）的漏电流（约为50uA ） LM I ——OC 门输出低电平V OL 时允许最大灌入负载电流（约为20mA ）iH I ——负载门高电平输入电流（<50uA ）iL I ——负载门低电平输入电流（<1.6mA ）c E ——L R 外接电源电压n —— OC 门个数N ——负载门个数M ——接入电路的负载门输入端总个数L R 值须小于m ax L R ，否则V OH 将下降，L R 值须大于min L R ，否则V OL 将上升，又L R 的大小会影响输出波形的边沿时间，在工作速度较高时，L R 应尽量选取接近min L R 。
OC门介绍
图3_2_2 集电极开路与非门
图3_2_1 不正常情况： 普通TTL门电路输出端 短接
由两个集电极开路与非门(0C)输出端相连组成的电路如图3_2_3所示，它们的输出：
即把两个集电极开路与非门的输出相与(称为线与)，完成与或非的逻辑功能。0C门主 要有以下三方面的应用： (1) 实现电平转换图3_2_3 OC门的线与应用 无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门必须能为负 载门提供合乎标准的高、低电平和足够的驱动电流，即必须同时满足下列四式： 驱动门 负载门 VOH(min) ≥ VIH(min) VOL(max) ≤ VIL(max) IOH(max) ≥ IIH IOL(max) ≥ IIL
图3_2_8 设计要求框图 表3_2_3 设计要求的逻辑功能
在实验中要求： (1)静态验证 控制输入和数据输入端加高、低电平，用电压表测量输出高电平、低电平 的电压值。 (2)动态验证 控制输入加高、低电平，数据输入加连续矩形脉冲，用示波器对应地观察 数据输入波形和输出波形。 (3)动态验证时，分别用示波器中的AC耦合与DC耦合，测定输出波形的幅值Vp_p及 高、低电平值。 2、用集电极开路(OC)“与非”门实现三路信号分时传送的总线结构。 要求与实验内容 1相同。 3、在实验内容2的电路基础上将电源Ec从+5V改为+10V，测量OC门的输出高、低电 平的电压值。 五、注意事项 (1)做电平转换实验时，只能改变Ec，千万不能将OC门的电源电压+Vcc接至+10V，以 免烧坏器件。 (2)用三态门实现分时传送时，不能同时有两个或两个以上三态门的控制端处于使能状 态。 六、报告要求 (1) 画出示波器观察到的波形，且输入与输出波形必须对应，即在一个相位平面上比较 两者的相位关系。 (2)根据要求设计的任务应有设计过程和设计逻辑图，记录实际检测的结果，并进行分 析。 (3)完成第七项中的思考题4。
实验四 OC门与三态门
RL(max)
VC' C nIOH
VOH mIIH
53
k 2.63k
2 0.2 9 0.04
RL(min)
VC'C VOL ILM mIIL
5 0.4 k 0.35k 16 31
选定的 RL值应在 2.63kΩ与 0.35kΩ之间，考虑标称值
故取 RL 1k
实验四 OC门和TS门
实验四 OC门和TS门
3. 实验原理
（1）集电极开路的门电路(OC门) TTL与非门的推拉式 输出电路结构局限性：
① 输出端不能并联使用。 ② 电源一经确定，输出高电平固定。 ③ 不能驱动较大电流、较高电压的负载。
图示：推拉式输出级并联
实验四 OC门和TS门
把输出级改成集电极开路的三极管结构—— OC (Open Collector)门。
实验四 OC门和TS门
4. 实验内容及步骤
（1）用OC门实现“线与”
(a)四2输入与非门(oc)74LS03 电源电压VCC为+5V。
(b)六非门74LS04
Hale Waihona Puke 负载电阻RL用100Ω电阻和10K电位器串联代替， 用实验方法确定RLmax和RLmin的值， 并与理论计算值相比。
计算时取 VOH=2.8V， VOL=0.35V， n=4，VCC=+5V， IOH=0.05mA，ILM=20mA， IIL=1.6mA, IIH=0.05mA。
实验四 OC门和TS门
当所有OC门只有一个导通时，RL 值不可太小， 以确保流入导通OC门的电流不至超过最大允许的负载电流 ILM 。
计算OC门负载电阻最小 值的工作状态图：
RL(min)
VC'C VOL ILM mIIL
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
OC“线与”实验电路
（2）用OC门实现电平转换 OC门实现TTL～CMOS接口电路
电平转换实测数据表 输入 A
1 1
B
1
C
D
Y
0
实验四
OC门和TS门
（3）用OC门驱动大电流负载
（a）用OC门驱动发光二极管
当电路在输入A、B都为高电平时输出低电平， 这时发光二极管发光， 否则，输出高电平，发光二极管熄灭。 注意：驱动电流要小于OC门输出管Ts所能承受的最大值。
实验四
OC门和TS门
（3）用OC门驱动大电流负载
（b）用OC门驱动继电器
当电路在输入A、B都为高电平时输出低电平，此时继电器动作， 常开触点8、9端分别与4、13端连接； 当电路在输入A、B都为低电平时输出高电平，此时继电器断开， 常闭触点6、11端分别与4、13端连接。
实验四
1. 实验目的
OC门和TS门
（1）熟悉 OC 门和TSL门的逻辑功能。 （2）掌握OC门的典型应用，用OC门构成“线与”， 了解 RL对OC电路的影响。 （3）掌握OC门实现电平转换原理， 实现TTL与CMOS电路的接口转换电路。 （4）掌握三态门的典型应用，用TS门构成总线结构。
2. 实验仪器及器件
大负载电流为 ILM=16mA。G3、G4和G5均为74系列与非门，它们的低电
RL (max)
RL (min)
' VCC VOL I LM mI IL
5 0.4 k 0.35k 16 3 1
选定的 RL值应在 2.63kΩ 与 0.35kΩ 之间，考虑标称值 故取 RL 1k
实验四
OC门和TS门
当所有OC门同时截止时，输出为高电平。
为保证高电平不低于规定的 VOH 值，RL 不能选的工作状态图：
' VCC VOH nIOH mI IH
RL (max)
式中VCC’ 是外接电源电压，
IOH 是每个OC门输出三极管截止时的漏电流，IIH 是负载门每个输入
（1）实验设备：数字电子技术实验箱、示波器、 万用表各一台。 （2）实验器件：TTL芯片 74LS03、74LS00、 74LS125(74LS126)、CD4069 各1片。 电阻200欧、20千欧和电位器10千欧各一只。
实验四
3. 实验原理
OC门和TS门
（1）集电极开路的门电路(OC门)
TTL与非门的推拉式 输出电路结构局限性：
３．计算实验中RL的理论值RLmax和RLmin。
实验四
6.实验报告
OC门和TS门
１．写出计算过程及表达式。 ２．画出实验电路，并说明有关元件型号和参数值。 ３．整理，分析实验数据和结果。 思考题：
实验四
OC门和TS门
（2）三态输出门电路(TSL门)：输出端有三种可能出现的状态 即：高阻、高电平、低电平。
三态门的电路结构图及图形符号 (a)高电平控制的三态门 (b)低电平控制的三态门
实验四
OC门和TS门
总线结构的分时复用： 任何时候，要求只有一个控制门的EN为有效电平。
用三态门输出门实现数据的双向传输 用三态门输出门接成总线结构
调节输出高、低电平和输出端三极管的负载电流大小。
实验四
OC门和TS门
两个 OC 结构与非门输出并联，如图所示。 Y 和 Y1 、Y2 之间的连接方式称为“线与”。
Y1 = AB Y2 = CD T5 和 T5’同时截止时，输出高电平为VOH=VCC’ ， Y = Y1 • Y2 = AB • CD = V + 。 因此通过改变 VCC’，就可以得到所需的ABOHCD
1 1
Y0 1
（4）测试TSL三态门
Y1 1 1 0 1 1 Y2 1 1 1 0 1 Y3 1 1 1 1 0 Y (V)
灯
理论值
实测值
0 1 1 1
（3）用OC门驱动继电器， 观察并记录驱动情况。
B
1
C
D
Y
注：各步骤参照前面给出 的实验图。
0
实验四
5. 实验预习
OC门和TS门
１．复习OC门的逻辑功能及其线与功能。 ２．复习TSL门的逻辑功能及其总线功能。
① 输出端不能并联使用。 ② 电源一经确定，输出高电平固定。 ③ 不能驱动较大电流、较高电压的负载。
图示：推拉式输出级并联
实验四
OC门和TS门
把输出级改成集电极开路的三极管结构——
OC (Open Collector)门。
OC与非门的电路结构和图形符号 该电路工作时需外接负载电阻和电源。 通过改变电阻的阻值和电源电压的数值来
实验四
OC门和TS门
最
例如：输出管截止时的漏电流为 IOH=200μ A，输出管导通时允许的 平输入电流为IIL=l mA，高电平输入电流为IIH =40μ A。给定 V'CC=5V，要求OC门输出的电平VOH≥3．0V，低电平VOL≤0．4V。
' VCC VOH 53 k 2.63k nIOH mI IH 2 0.2 9 0.04
注意：驱动电流要小于OC门输出管Ts所能承受的最大值。
实验四
OC门和TS门
（4）三态（TS）门逻辑功能测试
四总线缓冲器74LSl25 （低电平使能有效） 电源电压为＋5V 74LSl26（高电平使能有效）
实验四
测试TS门的总线功能
① 通过译码器 G 控制，使 Y0～Y3全部为“1”， 用万用表测量总线输出端 Y的电平，并观察LED状态。 ② 通过A1A0控制，使四个使能端 交替为“0”，观察LED 显示情况，测出Y电平。 ③ 记录、分析，整理以上结果。
实验四
4. 实验内容及步骤
OC门和TS门
（1）用OC门实现“线与”
(a)四2输入与非门(oc)74LS03 电源电压VCC为+5V。
(b)六非门74LS04
负载电阻RL用100Ω 电阻和10K电位器串联代替， 用实验方法确定RLmax和RLmin的值， 并与理论计算值相比。
计算时取 VOH=2.8V， VOL=0.35V， n=4，VCC=+5V， IOH=0.05mA，ILM=20mA， IIL=1.6mA, IIH=0.05mA。
OC门和TS门
三态门实验电路 注意：使能端不能同时有两个或两个以上同时为“0”。
实验四
OC门和TS门
（5）三态TS门应用（提高部分）
设计一个四信号输出的总线接口电路。参考电路见图所示。
实验内容及数据记录：
（1）负载电阻的测定 RL RL（max） RL（min） 验证： Y = A + A2 +A3+A4 1 列出真值表 （2）电平转换实测数据表 输入 A
端的高电平输入电流。
实验四
OC门和TS门
当所有OC门只有一个导通时，RL 值不可太小， 以确保流入导通OC门的电流不至超过最大允许的负载电流 ILM 。
计算OC门负载电阻最小
值的工作状态图：
RL(min)
' VCC VOL I LM mI IL
式中VOL是规定的输出低电平，
m’ 是负载门的数目，IIL 是负载门的低电平输入电流。