微机原理 第5章作业答案
微机原理与接口技术第五章试题及答案
第五章5-1选择题1、6264芯片是（B）（A）EEPROM （B）RAM（C）FLASH ROM （D）EPROM2、用MCS-51用串行扩展并行I/O口时，串行接口工作方式选择（A）（A）方式0 （B）方式1 （C）方式2 （D）方式33、使用8255可以扩展出的I/O口线是（B）（A）16根（B）24根（C）22根（D）32根4、当8031外出扩程序存储器8KB时，需使用EPROM 2716（C）（A）2片（B）3片（C）4片（D）5片5、某种存储器芯片是8KB*4/片，那么它的地址线根线是（C）（A）11根（B）12根（C）13根（D）14根6、MCS-51外扩ROM，RAM和I/O口时，它的数据总线是（A）（A）P0 （B）P1 （C）P2 （D）P37、当使用快速外部设备时，最好使用的输入/输出方式是（C）（A）中断（B）条件传送（C）DMA （D）无条件传送8、MCS-51的中断源全部编程为同级时，优先级最高的是（D）（A）INT1 （B）TI （C）串行接口（D）INT09、MCS-51的并行I/O口信息有两种读取方法：一种是读引脚，还有一种是（A）（A）读锁存器具（B）读数据库（C）读A累加器具（D）读CPU 10、MCS-51的并行I/O口读-改-写操作，是针对该口的（D）（A）引脚（B）片选信号（C）地址线（D）内部锁存器5-2判断题1、MCS-51外扩I/O口与外RAM是统一编址的。
（对）2、使用8751且EA=1时，仍可外扩64KB的程序存储器。
（错）60KB3、8155的复位引脚可与89C51的复位引脚直接相连。
（对）4、片内RAM与外部设备统一编址时，需要专门的输入/输出指令。
（错）统一编址的特点正是无需专门的输入输出指令。
5、8031片内有程序存储器和数据存储器。
（错）无程序存储器6、EPROM的地址线为11条时，能访问的存储空间有4K。
（错）2K.7、8255A内部有3个8位并行口,即A口，B口，C口。
微机原理课后题答案(5-7章)分析
（1）写出6116芯片的存储容量；
（2）分析每片6116所占的内存地址范围。
答：
（1）6116芯片的存储容量是2k*8bit
（2）第一片6116的内存地址范围是F1000H~F17FFH
第二片6116的内存地址范围是F1800H~F1FFFH
7．在多级存储体系结构中，Cache-主存结构主要用于解决（D）的问题。
A.主存容量不足B.主存与辅存速度不匹配
C.辅存与CPU速度不匹配D.主存与CPU速度不匹配
8．动态RAM的特点之一是（BD）。
A.能永久保存存入的信息B.需要刷新电路
C.不需要刷新电路D.存取速度高于静态RAM
二、填空题
1.在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是Cache存储器，它是由DRAM类型的芯片构成，而主存储器则是由SRAM类型的芯片构成。
第
一、单项选择题
1．8086CPU在执行IN AL，DX指令时，DX寄存器的内容输出到（A）上。
A.地址总线B.数据总线C.存储器D.寄存器
2．在CPU与外设进行数据传送时，下列（C）方式可提高系统的工作效率。
A.无条件传送B.查询传送C.中断传送D.前三项均可
3．外部设备的端口包括（ABC）。
A.数据端口B.状态端口C.控制端口D.写保护口
第
一、选择题
1．下列（B）不是半导体存储器芯片的性能指标。
A.存储容量B.存储结构C.集成度D.最大存储时间
2．高速缓存由（B）构成。
A. SRAMB. DRAMC. EPROMD.硬磁盘
3．由2K×1bit的芯片组成容量为4K×8bit的存储器需要（D）个存储芯片。
微机原理第五章练习题及解
微机原理第五章练习题及解一:单项选择题•8028在保护虚地址模式下，虚拟空间为（D。
A:1MB B:2MB C:4MB D:16MB•80486DX和80386相比，内部增加的功能部件是（C。
A:分段部件、分页部件B:预取部件、译码部件C:Cache浮点运算部件D:执行部件、总线接口部件,它要在硬件之间进■虚拟存储器是为了使用户可运行比主存容量大得多的程序行信息动态调度，这种调度是由（D来完成的。
A:硬件B:操作系统C:BIOS D:操作系统和硬•在各种辅存中，除去（D外，大多是便于安装、卸载和携带的。
A:软盘B:CD-ROM C:磁带D:硬盘■硬盘是一种外设，而软盘驱动器属于（C。
A:软盘B:CD-ROM C:磁带D:硬盘•常用的虚拟存储器寻址系统由（A两级存储器组成。
A:主存---- 外存 B:Cach ---- 主存C:Cache --- 主存 D:Cache --- Cache•高速缓存Cache的存取速度（CA:比主存慢、比外存快B:比主存慢、比内部寄存器快C:比主存快、比内部寄存器慢 D:比主存慢、比内部寄存器慢•在 PC机中,CPU访问各类存储器的频率由高到低为（A。
A:高速缓存、主存、硬盘、磁带 B:主存、硬盘、磁带、高速缓存 C:硬盘、主存、磁带、高速缓存 D:硬盘、高速缓存、主存、磁带•下列说法中正确的是（D。
A:EPROM是不能改写的B:EPROM可以改写，所以也是一种读写存储器C:EPROM只能改写一次D:EPROM可以改写,但不能取代读写存储器•目标程序中将逻辑地址转换成物理地址称为（B。
A:存储分配B:地址重定位C:地址保护D:程序移动•高速缓冲存储器Cache的作用是（D。
A:硬盘与主存储器间的缓冲B:软盘盘与主存储器间的缓冲C:CPU与视频设备间的缓冲D:CPU与主存储器间的缓冲•若 256KB的SRAM有8条数据线,则它有（B地址线。
A:8 条 B:18 条 C:20 条 D:256 条• Cach存储器一般采用SRAM,而内存条由（D组成A:ROM B:PROM C:DRAM D:SDRAM•某 SRAM芯片容量为8KX8,组成32KB存储系统所用芯片数为（B A:2 片 B:4 片 C:8 片 D:16 片•呆护模式下程序的最大地址空间是（D。
微机原理与接口技术张颖超叶彦斐第5章习题答案.doc
5.1 RAM和ROM的主要特点和区别是什么？【解答：】ROM (只读性存储器)的特点足在一般情况下，ROM屮的信息只能读出不能写入，ROM 屮的内客是非易失性的，掉电后信息也不会丢失。
RAM (随机存储器)的特点是K•内容在工作时既可以读出也可以随时写入，但是其中的内容是易失性的，棹电后信息会丢失。
5.2术语“非易失性存储器”足什么意思？PROM和EPROM分别代表什么意思？【解答：】“非易失性存储器”是指掉电后信息不会丢失。
PROM是可编程ROM, EPROM可擦除可编程ROM。
5.3何谓静态RAM?何谓动态RAM?他们的特点各足什么？【解答：】以双稳态电路作力基本存储申.元來保存信息的RAM称力静态RAM (SRAM),其特点是：只要不断电，信息不会丢失；访问速度快，但集成度较低，一般用于Cache采用SRAM。
以晶体管栅极电界的充放电来存储二进制信息的RAM称为动态RAM，其特点足：电界上的电荷会随吋间而泄露，因此DRAM需耍定吋刷新；DRAM集成度较高，因此行列地址线复用，一般闪存采用DRAM构成。
5.4较大容量的RAM为什么总是采用矩阵形式？【解答：】这种形式便于采用双译码结构，地址线分为行、列W部分，分开译码，可以极大的减少地址译码器的输出线，简化电路。
5.5下列RAM芯片各需要多少个地址引脚？(1)16Kxlb (2) lKx4b (3) 2Kx8b【解答：】分別是log216K = 14，log2lK 二10，log22K = ll 根5.6设有一个具有14位地址和8位字长的存储器，fuj:(1)该存储器能存储多少字节的信息？(2)如果存储器由IKxlb静态RAM芯片组成，需多少芯片？(3)需要多少位地址作芯片选择？(4)改用4Kx4b的芯八，试凼出与总线连接框图。
【解答：】(1)注意问的是：能存储多少字节已知存储器具冇14位地址，且8位字长，所以是214字节，即16K字节(16KB)。
第5章 微机原理习题答案
MOV CX，100
CLD
; 从首址开始传送，应使 DF=0
REP MOVSW
; 应传送的是 100 个字而非字节
RET
; 程序结束，返回 DOS
MAIN ENDP
CODE ENDS END MAIN
该程序完成的功能是：将 INBUF 表内的 10 个字数据复制到以 OUTPUT 开始的连续的内存 单元中。 10．程序空处可填 CNT，字节变量 RS 的最后结果是 04H。该程序实现的功能是：统计数据段 中以 BUF 为首址的带符号字节数据表中负数的个数，CNT 为表中所有数据的个数，即表的长 度。需要注意的是：十进制数据“145”在以二进制带符号字节数据形式存放时相当于“－ 111”。 11．指令 MOV NUM2，NUM1 的源操作数使用立即数寻址，目的操作数使用直接寻址。指令执 行后 NUM2＋1 单元的内容是 0。 12．执行结果为 CS=3322H，IP=1100H，SS=5000H，SP=3254H，栈顶的两个字即断点地址， 为 2000H:3254H。 13．：> (显示输入字符串) （再次显示输入字符串） 14． 0108H，1500H，010CH 15．堆栈指令，子程序调用，中断 16．XOR BX，BX
22．段属性、偏移地址属性、距离属性
23．
6000:0006 35H
6000:0007 62H
6000:0008 00H
6000:0009 60H
SP=0006H
24．
25． DW 12H,………（可用数值，共 16 个，若 DW 不对则不得分）；
MOV AX, DATA；
MOV DS,AX ；
PUSH CX；
五．综合题
1． xt236.asm 简化段定义格式
第五章微机原理课后习题参考答案
习题五一. 思考题⒈半导体存储器主要分为哪几类？简述它们的用途和区别。
答：按照存取方式分，半导体存储器主要分为随机存取存储器RAM（包括静态RAM和动态RAM）和只读存储器ROM（包括掩膜只读存储器，可编程只读存储器，可擦除只读存储器和电可擦除只读存储器）。
RAM在程序执行过程中，能够通过指令随机地对其中每个存储单元进行读\写操作。
一般来说，RAM中存储的信息在断电后会丢失，是一种易失性存储器；但目前也有一些RAM 芯片，由于内部带有电池，断电后信息不会丢失，具有非易失性。
RAM的用途主要是用来存放原始数据，中间结果或程序，与CPU或外部设备交换信息。
而ROM在微机系统运行过程中，只能对其进行读操作，不能随机地进行写操作。
断电后ROM中的信息不会消失，具有非易失性。
ROM通常用来存放相对固定不变的程序、汉字字型库、字符及图形符号等。
根据制造工艺的不同，随机读写存储器RAM主要有双极型和MOS型两类。
双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器；MOS型存储器具有集成度高、功耗低、价格便宜等特点，适用于内存储器。
⒉存储芯片结构由哪几部分组成？简述各部分的主要功能。
答：存储芯片通常由存储体、地址寄存器、地址译码器、数据寄存器、读\写驱动电路及控制电路等部分组成。
存储体是存储器芯片的核心，它由多个基本存储单元组成，每个基本存储单元可存储一位二进制信息，具有0和1两种状态。
每个存储单元有一个唯一的地址，供CPU访问。
地址寄存器用来存放CPU访问的存储单元地址，该地址经地址译码器译码后选中芯片内某个指定的存储单元。
通常在微机中，访问地址由地址锁存器提供，存储单元地址由地址锁存器输出后，经地址总线送到存储器芯片内直接进行译码。
地址译码器的作用就是用来接收CPU送来的地址信号并对它进行存储芯片内部的“译码”，选择与此地址相对应的存储单元，以便对该单元进行读\写操作。
《微机原理与接口技术》第五章作业答案
《微机原理与接口技术》第五章作业一、作业P1802、5、7、8、9、102、半导体储存器的主要性能指标有哪些？1、存储容量2、存取速度3、可靠性4、功耗5、储存器芯片的片选信号的产生有哪几种方法？各有什么特点？1、线选法：用除片内寻址外的高位地址线不经过译码，直接分别接至各个存储芯片的片选端来区别各芯片的地址优点：连接简单，无需专门的译码电路缺点：不能充分利用系统的存储器空间，地址空间浪费大。
2、部分译码法：只对高位地址线中某几位地址经译码器译码优点：高位地址的部分地址线经过译码产生片选信号。
缺点：存在地址重叠现象。
3、全译码法：存储芯片内寻址以外的系统的全部高位地址线都参与译码产生片选信号。
、优点：芯片的地址范围不仅是唯一确定的，而且是连续的。
缺点：译码电路较复杂，连线也较多7、若用1024*1b的RAM 芯片组成16K*8b的存储器, 需要多少芯片? 在地址线中有多少位参与片内寻址? 多少位用做芯片组选择信号?（设系统地址总线为16位）1024K*1b=1K*1b1K*8b/1K*1b=816K*8b/1K*8b=168*16=128需要128片；1024=2^10,需要10位参与片内寻址16=2^4, 需要4位做芯片组选择信号8、试用4K*8b的EPROM2732和8K*8b的SRAM6264, 以及74LS138译码器, 构成一个8KB 的ROM,32KB 的RAM 存储系统, 要求设计存储器扩展电路, 并指出每片存储芯片的地址范围.9、用EPROM2764和SRAM6264各一片组成存储器，其地址范围为FC000~FFFFFH，试画出存储器与CPU 的连接图和片选信号译码电路（CPU 地址线20位，数据线8位）。
10、现有存储芯片:2K*1b的ROM和4K*1b的RAM,若用它们组成容量为16KB 的存储器,前4KB 为ROM,后12KB 为RAM,问各种存储芯片分别用多少片?4K*8b/4K*1b=84K*1b/2K*1b=28*2=16需要16片2K*1b的ROM12K*8b/12K*1b=812K*1b/4K*1b=38*3=24需要24片4K*1b的RAM.。
微机原理与接口技术 第5章课后作业答案
4
D0～ D7 8088系统 BUS
D0～ D7 · · · A0 SRAM 6116
A0 A 10
MEMW
A 10
R/W OE D0～ D7 CS
MEMR
D0～ D7 A0 · · ·
A0 A 10 R/W OE CS
A 10
MEMW MEMR & A 18 A 17 A 19 A 16 A 15 A 14 A 13 A 12 A 11
5.10 74LS138译码器的接线图如教材第245页的图5-47所示，试判断其输出端Y0#、Y3#、Y5#和 Y7＃所决定的内存地址范围。
解：因为是部分地址译码（A17不参加译码），故每个译码输出对应2个地址范围： Y0＃：00000H ～ 01FFFH 和 20000H ～ 21FFFH Y3＃：06000H ～ 07FFFH 和 26000H ～ 27FFFH
5.2 为什么动态RAM需要定时刷新？
解：DRAM的存储元以电容来存储信息，由于存在漏电现象，电容中存储的电荷会逐渐泄漏，从而使信息丢失或出 现错误。因此需要对这些电容定时进行“刷新”。 5.3 CPU寻址内存的能力最基本的因素取决于___________。 解：地址总线的宽度。 5.4 试利用全地址译码将6264芯片接到8088系统总线上，使其所占地址范围为32000H～33FFFH。 解：将地址范围展开成二进制形式如下图所示。 0011 0010 0000 0000 0000 0011 0011 1111 1111 1111
解：
（1）特点是：它结合了RAM和ROM的优点，读写速度接近于RAM，断电后信息又不会丢失。 （2）28F040的编程过程详见教材第222～223页。 5.14 什么是Cache？它能够极大地提高计算机的处理能力是基于什么原理？ 解： （1）Cache 是位于CPU与主存之间的高速小容量存储器。 （2）它能够极大地提高计算机的处理能力，是基于程序和数据访问的局部性原理。 5.15 若主存DRAM的的存取周期为70ns，Cache的存取周期为5ns，有它们构成的存储器的平 均存取周期是多少？ 解：平均存取周期约为 70×0.1ns + 5×0.9ns =11.5ns。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5.2 用下列芯片构成存储系统，各需要多少个RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线，采用全译码方式。
（1）512×4 b RAM构成16KB的存储系统。
芯片的数目：（16K/512）*（8/4）=64片
片内寻址：512=29，需要9根地址线
故：需要11位地址作为片外地址译码。
（2）2K×4 b RAM构成64KB的存储系统。
芯片的数目：（64K/2K）*（8/4）=64片
片内寻址：2K=211，需要11根地址线
故：需要9位地址作为片外地址译码。
（3）1024×1 b RAM构成128KB的存储系统。
芯片的数目：（128K/1024）*（8/1）=1024片
片内寻址：1024=210，需要10根地址线
故：需要10位地址作为片外地址译码。
（4）64K×1 b RAM构成256KB的存储系统。
芯片的数目：（256K/64K）*（8/1）=32片
片内寻址：64K=216，需要16根地址线
故：需要4位地址作为片外地址译码。
5.5 有一2732EPROM芯片的译码电路如习图5.1所示，请计算该芯片的地址范围及存储容量。
A
A
A
A
A
A
A
A
A
习图5.1
解：存储容量：片内地址为A0~A10，对应容量211= 2KB。
地址范围：
Y4：
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 ~ A0
1 1 1 1 1 1 1 0 00 ~ 0 FE000H
1 1 1 1 1 1 1 0 0 1 ~ 1 FE7FFH
Y5：
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 ~ A0
1 1 1 1 1 1 1 0 10 ~ 0 FE800H
1 1 1 1 1 1 1 0 1 1 ~ 1 FEFFFH
由于译码器的输出Y4Y5对应同一片选，故同一物理内存其地址是重叠的。
地址范围：FE000H~FEFFFH为4KB
5.7 某存储器子系统如习图5.2所示，它们的存储容量各是多少？RAM和EPROM存储器地址分配范围各是多少？
习图5.2
解：RAM芯片：
存储容量：211=2KB
Y1：
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 ~ A0
1 1 1 1 10 0 10 0 ~ 0 F9000H
1 1 1 1 10 0 1 0 1 ~ 1 F97FFH
1 1 1 1 10 0 1 1 0 ~ 0 F9800H
1 1 1 1 10 0 1 1 1 ~ 1 F9FFFH
故地址范围为：F9000H ~ F9FFFH，为4KB。
ROM芯片：
存储容量：212=4KB
Y5：
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 ~ A0
1 1 1 1 1 1 0 10 0 ~ 0 FD000H
1 1 1 1 1 1 0 1 1 1 ~ 1 FDFFFH
故地址范围为：FD000H ~ FDFFFH，为4KB。