电子技术课程设计数字时钟
[数电课程设计数字电子时钟的实现] 电子时钟课程设计
![[数电课程设计数字电子时钟的实现] 电子时钟课程设计](https://img.taocdn.com/s3/m/09fa58d0af45b307e9719786.png)
[数电课程设计数字电子时钟的实现] 电子时钟课程设计课程设计报告设计题目：数字电子时钟的设计与实现班级：学号：姓名：指导教师：设计时间：摘要钟表的数字化给人们生产生活带来了极大的方便，大大的扩展了原先钟表的报时。
诸如，定时报警、按时自动打铃、时间程序自动控制等，这些，都是以钟表数字化为基础的。
功能数字钟是一种用数字电路实现时、分、秒、计时的装置，与机械时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。
从原理上讲，数字钟是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及使用方法。
通过此次课程设计可以进一步学习与各种组合逻辑电路与时序电路的原理与使用方法。
通过仿真过程也进一步学会了Multisim7的使用方法与注意事项。
本次所要设计的数字电子表可以满足使用者的一些特殊要求，输出方式灵活，如可以随意设置时、分、秒的输出，定点报时。
由于集成电路技术的发展，，使数字电子钟具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。
关键词：数字钟，组合逻辑电路，时序电路，集成电路目录摘要 (1)第1章概述············································3第2章课程设计任务及要求·······························42.1设计任务············································42.2设计要求············································4第3章系统设计··········································63.1方案论证············································63.2系统设计············································63.2.1结构框图及说明·································63.2.2系统原理图及工作原理···························73.3单元电路设计········································83.3.1单元电路工作原理·······························83.3.2元件参数选择···································14第4章软件仿真·········································154.1仿真电路图··········································154.2仿真过程············································164.3仿真结果············································16第5章安装调试··········································175.1安装调试过程········································175.2故障分析············································17第6章结论···············································18第7章使用仪器设备清单··································19参考文献·················································19收获、体会和建议·········································20第1章概述数字集成电路的出现和飞速发展，以及石英晶体振荡器的广泛应用，使得数字钟的精度稳定度远远超过了老式的机械表，用数字电路实现对“时”、“分”、“秒”数字显示的数字钟在数字显示方面，目前已有集成的计数、译码电路，它可以直接驱动数码显示器件，也可以直接采用才COMS--LED光电组合器件，构成模块式石英晶体数字钟。
stm32数字时钟课程设计
stm32 数字时钟课程设计一、课程目标知识目标：1. 学生能理解STM32的基本结构和工作原理，掌握其编程方法。
2. 学生能掌握数字时钟的基本原理，包括时钟源、分频器、计数器等组成部分。
3. 学生能了解实时时钟（RTC）的功能及其在STM32中的应用。
技能目标：1. 学生能运用C语言编写程序，实现STM32控制数字时钟的功能。
2. 学生能通过调试工具，对程序进行调试和优化，确保数字时钟的准确性。
3. 学生能运用所学知识，设计具有实用价值的数字时钟产品。
情感态度价值观目标：1. 培养学生对电子技术和编程的兴趣，激发其探究精神。
2. 培养学生团队合作意识，使其在项目实施过程中学会相互沟通、协作。
3. 培养学生严谨、细致、负责的工作态度，提高其解决实际问题的能力。
课程性质：本课程为实践性较强的课程，结合STM32和数字时钟知识，培养学生的动手能力和实际操作技能。
学生特点：学生具备一定的电子技术基础和C语言编程能力，对实际操作感兴趣，但可能缺乏项目实践经验。
教学要求：注重理论与实践相结合，引导学生主动探索，提高其分析问题、解决问题的能力。
在教学过程中，关注学生的个体差异，因材施教，使每位学生都能在原有基础上得到提高。
将课程目标分解为具体的学习成果，便于后续教学设计和评估。
二、教学内容本课程教学内容主要包括以下几部分：1. STM32基本原理与编程基础：介绍STM32的内部结构、工作原理，C语言编程基础及其在STM32中的应用。
- 教材章节：第一章至第三章- 内容：微控制器基础、STM32硬件结构、C语言编程基础、STM32编程环境搭建。
2. 数字时钟原理与设计：讲解数字时钟的基本原理、组成部分以及设计方法。
- 教材章节：第四章至第五章- 内容：时钟源、分频器、计数器、实时时钟（RTC）、数字时钟设计方法。
3. STM32实现数字时钟功能：结合STM32和数字时钟知识，指导学生动手实践，实现数字时钟功能。
stm数字时钟课程设计
stm数字时钟课程设计一、课程目标知识目标：1. 学生能够理解数字时钟的基本原理，掌握STM32单片机的基础知识；2. 学生能够了解时钟芯片的使用方法，掌握时间计算和显示的基本技巧；3. 学生能够掌握STM32编程，实现数字时钟的功能。
技能目标：1. 学生能够运用所学知识，独立完成STM数字时钟的硬件连接和程序编写；2. 学生能够通过调试程序，解决数字时钟运行过程中出现的问题；3. 学生能够运用团队协作，完成数字时钟项目的整体设计与实现。
情感态度价值观目标：1. 学生通过本课程的学习，培养对电子制作的兴趣和热情，激发创新意识；2. 学生能够在项目实践中，体验团队合作的重要性，提高沟通与协作能力；3. 学生能够养成严谨、细心的学习态度，提高分析问题和解决问题的能力。
课程性质：本课程为实践性课程，以项目为导向，注重培养学生的动手能力和实际操作技能。
学生特点：学生具备一定的单片机基础知识，对电子制作感兴趣，具备一定的编程能力。
教学要求：教师需引导学生运用所学知识，以团队形式完成项目任务，注重培养学生的实际操作能力和团队协作精神。
在教学过程中，关注学生的学习进度和需求，及时进行指导与反馈，确保学生能够达成课程目标。
通过本课程的学习，使学生将知识转化为具体的学习成果，为后续相关课程打下坚实基础。
二、教学内容1. 数字时钟原理：介绍数字时钟的基本概念、工作原理和组成部分，结合STM32单片机的特性，分析其在数字时钟中的应用。
2. STM32单片机基础知识：回顾STM32单片机的硬件结构、编程环境和基本指令，为数字时钟编程打下基础。
3. 时钟芯片应用：学习时钟芯片（如DS1302、DS3231等）的引脚功能、通信协议和应用方法，掌握其在数字时钟中的作用。
4. 硬件连接与编程：详细讲解数字时钟的硬件连接方法，包括时钟芯片、显示模块（如LED数码管、LCD显示屏等）与STM32单片机的接线。
同时，指导学生编写程序，实现数字时钟的基本功能。
《电子技术》课程设计报告-数字电子钟设计
《电子技术》课程设计报告-数字电子钟设计一、背景介绍数字电子钟是一个实时的计时器，它可以按照设定的时刻精确地表示时间。
它使用微处理器和时钟芯片来处理时间。
因此，它可以被视为一个微处理器系统，系统中含有存储器、计数器、报警功能等。
最新的电子时钟如石英钟使用特制石英晶片来制定时钟。
由于石英可以产生完美的电振动，因此可以更准确地检测时钟改变。
二、数字电子钟的设计原理1、时钟驱动电子时钟的操作需要一定的时间和精度，主要是依靠特殊的驱动器来实现的。
驱动器有石英、硅、力学和光学等多种。
其中石英芯片是电子时钟的核心部件并且最常用。
可以让电子时钟每秒产生32千分之一秒的精度。
2、晶振电路晶体振荡器电路是将电能转换成振荡信号和时钟信号的基础电路。
在电子时钟中，晶振电路可以将3.3V的DC电源转换成正弦波信号。
3、控制电路控制电路是接收电子时钟信号，并将其转换为可读取的数字信号的电路。
它通过检测当前的时钟值与它预设的标准值，来决定是否需要重新设定。
4、显示电路为了使时间显示准确，显示电路需要有一定的能力，它可以将控制电路经过变换后的数字转化为可视的数字或符号信号，比如LED。
我们首先使用PIC16F628A微控制器来控制数字电子钟，PIC16F628A是一款常用的单片机，在实现数字电子钟的最基本功能时天然的具有很多优势，即具有丰富的I/O口及高性能的CPU。
而在驱动这个数字电子时钟时，我们选择了普通的石英晶振，其工作电压为3.3V，频率为32.768kHz。
它的作用是将电源电压转换成正弦波信号，然后此信号可以被PIC单片机读取，从而实现全电子时钟功能。
在处理每秒钟走过的时间时，我们使用计数器根据晶振输入的时钟信号逐渐计数，而当计数器计数到一定值时，PIC单片机就知道一秒的时间已经过去，然后继续进行计算.最后，我们选用一个4位共阳极数码管来将这些数据转化为显示数字的动作，它从数据地址上读取数据，然后一次送到一位，就可以实时显示电子时钟的实时时间。
数电课程设计报告数字钟的设计
数电课程设计报告第一章设计背景与要求设计要求第二章系统概述设计思想与方案选择各功能块的组成工作原理第三章单元电路设计与分析各单元电路的选择设计及工作原理分析第四章电路的组构与调试遇到的主要问题现象记录及原因分析解决措施及效果功能的测试方法,步骤,记录的数据第五章结束语对设计题目的结论性意见及进一步改进的意向说明总结设计的收获与体会附图电路总图及各个模块详图参考文献第一章设计背景与要求一．设计背景与要求在公共场所,例如车站、码头,准确的时间显得特别重要,否则很有可能给外出办事即旅行袋来麻烦;数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确度和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用;数字钟是一种典型的数字电路,包括了组合逻辑电路和时序电路;设计一个简易数字钟,具有整点报时和校时功能;1以四位LED数码管显示时、分,时为二十四进制;2时、分显示数字之间以小数点间隔,小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时;3整点报时采用蜂鸣器实现;每当整点前控制蜂鸣器以低频鸣响4次,响1s、停1s,直到整点前一秒以高频响1s,整点时结束;4才用两个按键分别控制“校时”或“校分”;按下校时键时,是显示值以0~23循环变化；按下“校分”键时,分显示值以0~59循环变化,但时显示值不能变化;二．设计要求电子技术是一门实践性很强的课程,加强工程训练,特别是技能的培养,对于培养学生的素质和能力具有十分重要的作用;在电子信息类本科教学中,课程设计是一个重要的实践环节,它包括选择课题、电子电路设计、组装、调试和编写总结报告等实践内容;通过本次简易数字钟的设计,初步掌握电子线路的设计、组装及调试方法;即根据设计要求,查阅文献资料,收集、分析类似电路的性能,并通过组装调试等实践活动,使电路达到性能要求;第二章系统概述设计思想与方案选择方案一 ,利用数字电路中学习的六十进制和二十四进制计数器和三八译码器来实现数字中的时间显示;方案二,利用AT89S51单片机和74HC573八位锁存器以及利用C语言对AT89S51进行编程来实现数字钟的时间显示;由于方案一通过数电的学习我们都比较熟悉,而方案二比较复杂,涉及到比较多我们没学过的内容,所以选择方案一来实施;简易数字钟电路主体部分是三个计数器,秒、分计数器采用六十进制计数器,而时计数器采用二十四进制计数器,其中分、时计数器的计数脉冲由校正按键控制选择秒、分计数器的溢出信号或校正10Hz计数信号;计数器的输出通过七段译码后显示,同时通过数值判断电路控制蜂鸣器报时;各功能块的组成分频模块,60进制计数器模块,24进制计数器模块,4位显示译码模块,正点报时电路模块,脉冲按键消抖动处理模块工作原理一．简易数字钟的基本工作原理是对1Hz标准频率秒脉冲进行计数;当秒脉冲个数累计满60后产生一个分计数脉冲,而分计数脉冲累计满60后产生一个时计数脉冲,电路主要由3个计数器构成,秒计数和分计数为六十进制,时计数为二十四进制;将FPGA开发装置上的基准时钟OSC作为输入信号通过设计好的分频器分成1Hz~10MHz8个10倍频脉冲信号;1Hz的脉冲作为秒计数器的输入,这样实现了一个基本的计时装置;通过4位显示译码模块,可以显示出时间;时间的显示范围为00时00分~23时59分;二．当需要调整时间时,可使用数字钟的时校正和分校正进行调整,数字钟中时、分计数器都有两个计数脉冲信号源,正常工作状态时分别为时脉冲和分脉冲；校正状态时都为5~10Hz的校正脉冲;这两种状态的切换由脉冲按键控制选择器的S 端来实现;为了更准确的设定时间,需要对脉冲按键进消抖动处理;三．电路在整点前10 秒钟内开始控制蜂鸣器报时,可采用数字比较器或逻辑门判断分、秒计数器的状态码值,以不同频率的脉冲控制蜂鸣器的鸣响;第三章单元电路设计与分析各单元电路的选择1分频模块,设计一个8级倍率为10 的分频电路,输出频率分别为1Hz 、10Hz、100 Hz、1k Hz、10k Hz、100k Hz、1 MHz、10MHz8组占空比为50%的脉冲信号;260进制计数器模块,采用两片74161级联;324进制计数器模块,采用两片74161级联;44位显示译码模块,由分频器,计数器,数据选择器,七段显示译码,3-8线译码器构成一个4位LED数码显示动态扫描控制电路;其中4位计数器用74161,数据选择器用74153,七段显示译码器部分采用AHDL硬件描述语言设计;5正点报时电路模块,该模块采用与门和数据选择器74153构成6脉冲按键消抖动处理模块,采用D触发器实现消抖动,从而能够比较精确地设定时间;设计及工作原理分析1分频模块要输出8级频率差为10倍的分频电路,可采用十进制计数器级联实现;集成十进制计数器的类型很多,比较常用的有74160、74162、74190、74192和7490等;这里采用7490来实现分频,7490是二-五-十进制加计数器,片上有一个二进制计数器和一个异步五进制计数器;QA是二进制加计数器的输出,QB、QC、QD是五进制加计数器的输出,位序从告到低依次为D,C,B;该分频器一共用到7片7490,初始信号输入到第一片7490的CLKB 端口,QD输出端连接到CLKA端,作为输入,从QA引出1MHz的output端口,并引线到第二片7490的CLKB端口,依此类推,直到第七片7490连接完成如附图所示;每片7490相当于一个五进制计数器和一个二进制计数器级联实现了十进制加计数,从而实现分频;分频模块图如图所示分频模块内部结构图如下图所示260进制计数器模块采用两片74161级联,如图,下面一片74161做成十进制的,初始脉冲从CLK输入,ENT和ＥＮＰ都接高电平,而QD与QA用作为与非门的两个输入,与非门输出分别连接到自身的LDN端与上面一片74161的CLK端；上面一片74161的QC和QA端作为与非门的两个输入通过输出连接到自身的LDN,ENT 和ENP接高电平;下面一片实现从0000到1001即0~9十个状态码的计数,当下面一片为1001状态时,自身的LDN为低电平,此时QD,QC,QB,QA的状态恢复到0000,即从0开始从新计数,而上面一片74161的CLK电平改变,上面一片74161开始计数为0001,实现从0000~到0101即0到5六个状态码的计数,当上面一片状态为0101时,LDN为低电平,此时计数器为0000;这样子通过两片74161就实现了一个六十进制计数器;下图为六十进制计数器模块的示意图由六十进制计数模块构成的秒分计数如下图,下面那块六十进制技术模块表示为妙,上面那块六十进制计数模块表示为分;当妙计数模块的状态为0101 1001时,向分计数模块进位, 即通过74153M的输入C1,此时74153M输出接到分计数模块的输入端 ,通过74153M作为选择器,实现进位控制;324进制计数器模块采用两片74161级联,如图,下面一片74161做成十进制的,初始脉冲从CLK输入,ENT和ＥＮＰ都接高电平,而QD与QA用作为与非门的两个输入分别连接到自身的LDN端与上面一片74161的CLK端；上面一片74161的QB非门的一个输入通过输出连接到自身的LDN,ENT 和ENP接高电平,并且上面74161的QB端和下面一块74161的QC端通过与非门输出接到两片74161的清零端CLRN;下面一片实现从0000到1001即0~9十个状态码的计数,当下面一片为1001状态时,自身的LDN为低电平,此时QD,QC,QB,QA的状态恢复到0000,即从0开始从新计数,而上面一片74161的CLK电平改变,上面一片74161开始计数为0001,实现从0000~到0010即0到2三个状态码的计数,当上面一片状态为0010即2时,下面一片状态为0100即4时,两块74161的CLRN为低电平,此时两块74161的状态都为0000,即实现了23时过后显示00时;这样子通过两片74161就实现了一个24进制计数器;下图为24进制计数器模块示意图由二十四进制计数模块构成的时计数模块如图,下面那块六十进制技术模块表示为分,上面那块24进制计数模块表示为时;当分计数模块的状态为0101 1001时,向时计数模块进位, 即通过74153M的输入C1,此时74153M输出接到时计数模块的输入端 ,通过74153M作为选择器,实现进位控制;二十四进制计数模块构成的时计数模块44位显示译码模块由分频器,计数器,数据选择器,七段显示译码,3-8线译码器构成一个4位LED数码显示动态扫描控制电路;4位计数器由74161构成;如下图所示74161构成的4位计数器数据选择器采用两片74153 和一片74153M两片74153实现连在一起实现对四个数字的选择,而一片74153M实现对小数点的选择;如下图所示74153M构成的数据选择器两片74153构成的数据选择器七段显示译码器部分采用AHDL硬件描述语言设计,语句如下：subdesign ymqdata_in3..0 :input;a,b,c,d,e,f,g :output;begintabledata_in3..0 =>a,b,c,d,e,f,g;b"0000" =>1,1,1,1,1,1,0;b"0001" =>0,1,1,0,0,0,0;b"0010" =>1,1,0,1,1,0,1;b"0011" =>1,1,1,1,0,0,1;b"0100" =>0,1,1,0,0,1,1;b"0101" =>1,0,1,1,0,1,1;b"0110" =>0,0,1,1,1,1,1;b"0111" =>1,1,1,0,0,0,0;b"1000" =>1,1,1,1,1,1,1;b"1001" =>1,1,1,0,0,1,1;b"1010" =>1,1,1,0,1,1,1;b"1011" =>0,0,1,1,1,1,1;b"1100" =>1,0,0,0,1,1,0;b"1101" =>0,1,1,1,1,0,1;b"1110" =>1,0,0,1,1,1,1;b"1111" =>1,0,0,0,1,1,1;end table;end;整个四位显示译码模块如图所示5正点报时电路模块该模块采用与门和数据选择器74153构成,如下图所示;7个输入端口的与门控制A,当时间在59分51s,53s,55s,57s,59s的时候,A为高电平1,当秒的个位数为9时,B为高电平1,A为1,B为0时,输出C1低频率信号,A为1,B为1时输出C3高频率信号,实现整点的不同频率的报时电路;整点报时电路模块6脉冲按键消抖动处理模块采用D触发器实现消抖动,从而能够精确地设定时间;校正状态为5HZ的校正脉冲,分频器输出的10HZ通过T触发器得到5HZ的校正脉冲;如图脉冲按键消抖动处理模块通过T触发器得到的5HZ校正脉冲第四章电路的组构与调试遇到的主要问题1在用74161做二十四进制计数器时,没有深入考虑,打算采用第一片六进制,第二片四进制级联而成,结果出现问题;2时、分调整按键没有安装消抖动装置;3在设置简易数字钟的分时,时计数器也会进;现象记录及原因分析1虽然也能够计数实现二十四进制,但是不能与七段显示译码器配合使用,不能显示直观的数值,这样给用户带来不便;2在下载调试的时候,我要进行时分调整,但是有时按一下子脉冲键会进两个数值,这样子给时分的设置带来了麻烦,原因是按键没有采用消抖动装置;3在调试的时候,打算通过按键调整分,但是发现时计数器也会进位,这就不符合要求了,原因是调整分时,各计数器都按正常状况在计数,所以会按正常情况产生进位;解决措施及效果1仍然采用两片74161,第一片可以从0~9,第二片只能从0~2,而且当第二片为2的时候,第一片到4的话就都清零复位,这样不仅实现了二十四进制计数器,而且能与七段显示译码器配合使用,直观的显示数字;2在脉冲控制按键上加上了D触发器,这样子可以达到消抖动的效果;3加上选择器,把两路信号分开,当调整分的时候,不对时计数器产生进位,这样子就不会产生十进位了,解决了这个问题;功能的测试方法、步骤,记录的数据1简易数字钟的测试,将电路图连好后,分析与综合,仿真,编译,下载到仪器上,表示秒的小数点按1Hz,占空比50%跳动,分从0~59计数,分过了59后,向时计数器进1;2整点点报时功能的测试,到了整点,即59分51s,53s,55s,57s时蜂鸣器低频率间断性鸣响,59分59秒时,蜂鸣器高频率鸣响一次;3时、分调整功能的测试,按分调整键,分按一定的频率逐次加一,但是时显示不变；按时调整键,时按一定的频率逐次加一,但是分显示不变;第五章结束语对设计题目的结论性意见及进一步改进的意向说明简易数字钟的设计中,主要运用了分频器,六十进制计数器,二十四进制计数器,动态扫描显示电路,选择器,按键消抖以及门电路等数字电路方面的知识;可以在简易数字钟的基础上加上24小时和12小时转换功能,秒表功能,闹钟功能,这样更能满足人们的使用需求;总结设计的收获与体会简易数字钟的设计及实验当中,我坚持了下来,上学期的数电我学的并不好,而且对软件应用的接受能力不强,刚开始的时候做的很慢,看到别人都做好了,心里比较着急,于是,我找出了数电课本,复习所涉及的知识点,并练习所学软件,终于有了进步,可以更上同学们的进度,但数字钟的设计一直困扰我,看到别人拓展功能都做好了,自己基本的都还没做好,心里很急;在设计的过程中,碰到了很多的困难,遇到了很多问题,不断地思考与尝试,以及向同学和老师请教,但还是没能完全设计好,以后有时间还得多去实验室尝试,争取做好一些拓展功能;通过这次设计,对上学期学习的数字电路的相关知识得到了复习和巩固,也查阅了一些相关的资料,也加深了我对数字电路应用的理解,总之这次的电子技术课程设计受益匪浅;参考文献：基于FPGA的数字电路系统设计西安电子科技大学出版社数字电子技术基础电子工业出版社数字电路与逻辑设计实验及应用人民邮电出版社附图1.分频模块分频器仿真波形下图为分频器线路图2.60进制计数器模块60进制计数器仿真波形3.24进制计数器模块24进制计数器仿真波形4. 4位显示译码模块七段显示译码器模块七段显示译码器部分采用AHDL硬件描述语言设计,语句如下：subdesign ymqdata_in3..0 :input;a,b,c,d,e,f,g :output;begintabledata_in3..0 =>a,b,c,d,e,f,g;b"0000" =>1,1,1,1,1,1,0;b"0001" =>0,1,1,0,0,0,0;b"0010" =>1,1,0,1,1,0,1;b"0011" =>1,1,1,1,0,0,1;b"0100" =>0,1,1,0,0,1,1;b"0101" =>1,0,1,1,0,1,1;b"0110" =>0,0,1,1,1,1,1;b"0111" =>1,1,1,0,0,0,0;b"1000" =>1,1,1,1,1,1,1;b"1001" =>1,1,1,0,0,1,1;b"1010" =>1,1,1,0,1,1,1;b"1011" =>0,0,1,1,1,1,1;b"1100" =>1,0,0,0,1,1,0;b"1101" =>0,1,1,1,1,0,1;b"1110" =>1,0,0,1,1,1,1;b"1111" =>1,0,0,0,1,1,1;end table;end;整个4位显示译码模块四位显示译码模块。
eda课程设计数字钟
eda课程设计 数字钟。
一、课程目标知识目标：1. 让学生理解数字时钟的基本原理，掌握数字时钟电路的设计方法。
2. 使学生掌握EDA工具的使用，学会利用工具进行电路设计、仿真和调试。
3. 帮助学生了解数字时钟中各个模块的功能和相互关系。
技能目标：1. 培养学生运用EDA工具进行数字电路设计的能力。
2. 培养学生分析问题、解决问题的能力，能够根据实际需求设计简单的数字时钟电路。
3. 提高学生的动手实践能力，学会使用相关仪器设备进行电路调试。
情感态度价值观目标：1. 激发学生对电子设计的兴趣，培养创新意识和探索精神。
2. 培养学生良好的团队协作精神，学会与他人共同解决问题。
3. 培养学生严谨的科学态度和勤奋刻苦的学习精神。
课程性质：本课程为实践性课程，旨在通过数字时钟电路设计，提高学生的电子设计能力。
学生特点：学生具备一定的电子基础知识，对EDA工具感兴趣，但动手实践能力有待提高。
教学要求：注重理论与实践相结合，充分调动学生的积极性，引导学生主动参与教学活动，提高学生的实践能力。
教学过程中，注重培养学生的团队合作精神和创新能力，为学生的未来发展奠定基础。
通过本课程的学习，使学生能够具备独立设计、制作和调试数字时钟电路的能力。
二、教学内容根据课程目标，本章节教学内容主要包括以下几部分：1. 数字时钟原理：讲解数字时钟的基本原理，分析数字时钟的各个模块功能，如秒脉冲发生器、计数器、显示驱动等。
2. EDA工具使用：介绍EDA工具的基本操作，如原理图绘制、电路仿真、PCB设计等，使学生掌握使用EDA工具进行数字电路设计的方法。
3. 数字时钟电路设计：根据实际需求，制定数字时钟设计方案，包括选择合适的元器件、绘制原理图、编写程序等。
4. 电路仿真与调试：指导学生利用EDA工具进行电路仿真，分析电路性能，优化设计方案；并进行实际电路搭建与调试，培养学生的动手实践能力。
教学大纲安排如下：1. 第一周：数字时钟原理学习，熟悉各个模块功能。
DSP课程设计数字时钟
软件调试：检查软件代码是 否正确，确保时钟模块、显 示模块等设备正常工作
功能测试：测试数字时钟的 功能是否正常，如时间显示、 闹钟设置等
性能测试：测试数字时钟的 性能是否满足要求，如时间 精度、功耗等
稳定性测试：测试数字时钟 的稳定性，如长时间运行是 否正常，是否出现异常情况 等
数字时钟的优化
优化目标
提高时钟精度：优化后的时钟精度更高，误差更小 降低功耗：优化后的时钟功耗更低，更节能 提高稳定性：优化后的时钟稳定性更高，不易受干扰 简化设计：优化后的时钟设计更简洁，易于理解和实现
数字时钟的应用 场景
智能家居领域
智能照明：根 据时间自动调 节灯光亮度和
色温
智能安防：监 控家中安全情 况，如门窗开 关、陌生人闯
低功耗设计可以提 高数字时钟的续航 能力
低功耗设计可以减 少数字时钟的能耗 和碳排放
低功耗设计可以降 低数字时钟的生产 成本和维护成本
感谢您的观看
汇报人：
智能家居：作为智 能家电的控制中心， 实现远程控制和定 时操作
工业自动化：用于 生产线的定时控制 和监控，提高生产 效率
医疗设备：用于医疗 设备的定时控制和监 测，提高医疗设备的 准确性和可靠性
交通管理：用于交通 信号灯的定时控制和 监测，提高交通管理 的效率和安全性
数字时钟的发展 趋势
智能化发展
提高时钟的准确性 降低时钟的功耗 提高时钟的稳定性 优化时钟的显示效果
优化方法
提高时钟精度： 采用高精度时 钟源，如晶体
振荡器
降低功耗：优 化电路设计， 减少不必要的
功耗
提高稳定性： 采用稳定的电 源和时钟源， 避免外部干扰
优化显示效果： 采用高亮度、 高对比度的显 示设备，提高
stm32数字时钟课程设计
stm32数字时钟课程设计一、课程目标知识目标：1. 学生能理解STM32的内部时钟结构和定时器工作原理；2. 学生能掌握利用STM32设计数字时钟的基本步骤和方法；3. 学生能了解数字时钟的显示原理，并掌握与STM32定时器相结合的编程技巧；4. 学生能解释数字时钟在实际应用中的重要性。
技能目标：1. 学生能运用C语言进行STM32定时器的编程；2. 学生能通过调试工具解决数字时钟编程中的问题；3. 学生能设计并实现一个具有基本功能的数字时钟，包括时、分、秒显示和闹钟功能；4. 学生能对所设计的数字时钟进行测试和优化。
情感态度价值观目标：1. 学生培养对电子制作的兴趣，增强实践操作的自信心；2. 学生培养团队协作意识，学会在项目中相互沟通、共同解决问题；3. 学生通过数字时钟设计，认识到技术与生活的紧密联系，激发创新意识；4. 学生培养严谨的科学态度，注重实验数据的准确性和程序的可维护性。
二、教学内容1. STM32内部时钟结构：介绍STM32的时钟树，讲解时钟源、时钟分频、时钟使能等概念，为学生设计数字时钟提供基础理论知识。
2. 定时器工作原理：详细讲解STM32定时器的工作原理，包括计数器、预分频器、自动重装载寄存器等组成部分，使学生了解定时器在数字时钟中的作用。
3. C语言编程：回顾与定时器编程相关的C语言知识，包括数据类型、运算符、控制语句等，为编写数字时钟程序打下基础。
4. 数字时钟设计步骤：按照以下步骤组织教学内容：a. 硬件设计：讲解如何使用STM32最小系统板，选择合适的显示屏和驱动芯片，连接电路；b. 软件设计：介绍定时器初始化、中断处理、时间计算等编程方法；c. 程序调试：指导学生使用调试工具，如Keil、ST-Link等，进行程序调试；d. 测试与优化：要求学生完成数字时钟设计后进行功能测试，并根据测试结果进行优化。
5. 教材章节关联：教学内容与教材第3章“STM32定时器”和第5章“STM32中断与事件”相关，结合实例进行讲解，使学生更好地掌握相关知识。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录目录 (1)前言 (2)内容摘要 (2)设计要求 (2)第一章方案设计 (3)第二章硬件设计及仿真 (4)2.1振荡器的设计 (4)2.2分频器的设计 (6)2.3时间计数器的设计 (7)2.3.1六十进制计数器 (7)2.3.2二十四进制计数器 (8)2.4译码器与显示器的设计 (9)2.5校时电路 (10)第三章电路的总体设计 (11)第四章元器件清单及部分芯片介绍 (12)4.1元器件清单 (12)4.2部分芯片功能介绍 (13)4.2.1 74LS90N (13)4.2.2 555 (14)第五章总结 (16)附录参考文献 (17)前言内容摘要数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒。
一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。
由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。
本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。
通过采用各种集成数字芯片搭建电路来实现相应的功能。
具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。
该电路具有计时和校时的功能。
在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。
实验证明该设计电路基本上能够符合设计要求！设计要求（1）、要求电路能够产生定时脉冲；（2）、要求电路能够根据对定时脉冲的计算得到时，分，秒；（3）、要求电路能够产生时，分，秒。
第一章方案设计基本时钟电路图1-1数字钟电路的系统框图由上图可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。
其中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。
秒信号送入计数器进行计数，把累计的结果以“时”，“分”、“秒”的数字显示出来。
“时”显示由二十四进制计数器，译码器，显示器构成；“分”、“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分，秒的校准。
第二章硬件设计及仿真2.1振荡器的设计振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。
一般来说，振荡器的频率越高，计时器的精度越高。
在本设计中振荡器采用的是由集成电路555与RC组成的多谐振荡器。
其电路图如下图2-1-1：接通电源后，电容C1被充电， c v 上升，当c v 上升到大于2/3cc V 时，触发器被复位，放电管T 导通，此时0v 为低电平，电容C1通过2R 和T 放电，使c v 下降。
当c v 下降到小于1/3cc V 时，触发器被复位，0v 反转为高电平。
电容器C1放点结束，所需时间为：22202/3ln ln 20.701/3cc PL ccV t R C R C R C V -==≈- 当C1放点结束时，T 截止，VCC 将通过R1、R2向电容器C1充电，vC 由1/3VCC 上升到2/3VCC 所需的时为：1212121/3()ln ()ln 20.7()2/3cc cc PH cc ccV V t R R C R R C R R C V V -=+=+≈+- 当vC 上升到2/3VCC 时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为121 1.43(2)PH PL f t t R R C=≈++本设计中，由电路图和f的公式可以算出，微调R3=60k左右，其输出的频率为f=1000Hz.2.2分频器的设计通常，数字钟的晶体振荡器输出频率较高，为了得到1Ｈz的秒信号输入，需要对振荡器的输出信号进行分频。
分频器的功能主要有两个：一个是产生标准脉冲信号；二是提供功能扩展电路所需要的信号。
本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。
这里所采用的分频电路也是3个中规模计数器74LS90N来构成的3级1/10分频。
其电路如下图2-2-1所示：由上图可以看出，由振荡器的1000Hz高频信号从U0的14端输入，经过三片74LS90N的三级1/10分频，就能从U2的11端输出得到标准的秒脉冲信号。
2.3时间计数器的设计由图1-1的方框图可以清楚的看到，显示“时”、“分”、“秒”需要六片中规模计数器；其中“秒”、“分”各为60进制计数，“时”为24进制计数。
在本设计中均用74LS90N来实现：2.3.1六十进制计数器“秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数器和一级六进制计数器连接构成，如图2-3-1所示，是采用两片中规模集成电路74LS90 N串联起来构成的“秒”、“分”计数器。
由上图可知，U2是十进制计数器，U2的QD作为十进制的进位信号，74LS90N计数器是十进制异步计数器，是反馈清零法来实现十进制计数，U1和与非门组成六进制计数。
74LS90N是在CP信号的下降沿触发下进行计数，U1的QA和QC相与0101的作为“分（时）”计数器的输入信号。
U1的输出0110高电平1分别送到计数器的R01、R02端清零，74LS90N内部的R01、R02与非后清零而使计数器归零，完成六进制计数。
由此可见U1和U2串接实现了六十进制计数。
2.3.2二十四进制计数器“时”计数为二十四进制。
在本设计中二十四进制的计数电路也是由两个74LS90N组成的二十四进制计数电路，如图2-3-2所示。
由上图可以看出，当“时”个位U2计数器输入端A（14脚）来到第10触发信号时，U2计数器清零，进位端QD向U3“时”十位计数器输入进位信号，当第24个“时”（来自“分”计数器的状态为“0010”，此时“时”个位计数器的QC和“时”计数器的清零端R01和R02，通过74LS90N内部的与非后清零，计数器复零从而完成二十四进制计数。
2.4译码器与显示器的设计用七段发光二极管来显示译码器输出的数字，显示器有两种：共阴极和共阳极显示器。
74LS48译码器译码的是高电平，所以对应的显示器应为共阴极显示器。
在本设计中用的是解码七段排列显示器，即包含译码器的七段显示器。
其图形管脚如下图2-4-1所示图2-4-1 DCD HEX内部封装图2.5校时电路当刚接通电源或计时出现错误时，都需要对时间进行校正。
校正电路如下图2-5-1所示：第三章电路的总体设计由上面介绍的电路各个部分的子电路构成的各个部分的功能，再由第一章的数字时钟的系统原理框图，可以清楚的知道了总体的电路情况。
下面图2-6-1就时本设计的总体电路：图2-6-1 总体电路的设计由图2-6-1可以看出和清楚的整个数字时钟的总体工作原理和整个工作过程：由555和RC构成的振荡器产生的1000Hz的高频信号经过由3片74LS90构成的1/1000分频的分频器后得到标准的秒脉冲信号，进入60进制的“秒”计时，“秒”的分位进入60进制的“分”计时，最后，由分的“时”进位进入24进制的“时”计时。
在电路中，还有由门电路和开关构成的校时电路对电路的“时”，“分”进行校时，得到正确的时间。
第四章元器件清单及部分芯片介绍4.1元器件清单表4-1 元器件清单4.2部分芯片功能介绍4.2.1 74LS90N74LS90的引脚图如下图4-2-1所示图4-2-1 74LS90N引脚图74LS90N的功能表图4-2-2 74LS90N功能表4.2.2 555555定时器（又称时基电路）是一个模拟与数字混合型的集成电路。
555定时器是一种应用极为广泛的中规模集成电路。
该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。
因而广泛用于信号的产生、变换、控制与检测。
目前生产的定时器有双极型和CMOS两种类型，其型号分别有NE555(或5G555)和C7555等多种。
它们的结构及工作原理基本相同。
通常，双极型定时器具有较大的驱动能力，而CMOS定时器具有低功耗、输入阻抗高等优点。
555定时器工作的电源电压很宽，并可承受较大的负载电流。
双极型定时器电源电压范围为5～16V，最大负载电流可达200mA；CMOS定时器电源电压范围为3～18V，最大负载电流在4mA以下。
555的引脚图如下图4-2-2：图4-2-3 555的引脚图555的内部电路和功能：第五章总结通过本次设计，使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。
对自己以后的学习和工作有很大的帮助。
刚开始做这个设计的时候感觉自己什么都不知道怎么下手，脑子里比较浮躁和零乱。
但通过一段时间的努力，通过重温数电，模电等电子技术的书籍，还有通过查看相关的设计技术以及一些参考文献，再加之在老师的指导和周围同学的帮助下，使我对自己的本设计有了熟练的掌握。
在整个的设计过程中我充满了激情和用心。
记得在做实验的时候，也是用满腔的热情来完成各项实验任务，并在每项实验项目中都达到了优秀的成绩。
所以，我相信自己的实际动手能力，并一向的加强自己在这方面的努力。
在这次的电子技术设计中亦是如此，用自己的双手和满腔的热情来完成各个环节，不断的在图书管查看相关资料和期刊文献，特别在Internt上也收收获了很多新鲜的东西。
这次设计更让我熟悉了一些常用集成逻辑电路和其相应芯片的使用。
虽然，在本设计中所用的方案不是最好的，但我想其中的原理是最基本的；虽然其中可能出现的误差会计较大些，但是是最经济的和实用的，我想在下去的一段时间里，我会将其的实物做出来，当然也有可能做成一个成型的数字时钟哦.最后，我要衷心的感谢老师给了我们这一次实践的机会，让我更加深刻地了解和认识到了自己的优点和不足，通过这个课程设计我发现了我好多知识都不熟悉甚至有的东西我根本就不知道，这让我感到了要学习的东西还有很多很多。
因此使我更坚定了在以后的学习中要扎实好基础，阔广知识面。
附录参考文献1．何小艇，电子系统设计，浙江大学出版社，2001年6月2．姚福安，电子电路设计与实践，山东科学技术出版社，2001年10月3．王澄非，电路与数字逻辑设计实践，东南大学出版社，1999年10月4．李银华，电子线路设计指导，北京航空航天大学出版社，2005年6月5．康华光，电子技术基础，高教出版社，2003。