《数字电子技术基础》复习指导(第九章)
数字电子技术基础(第二版) 侯建军第九章
1 0 0 0 C1 01D
Q2
Z1 Z2
Z 2 = ( P)X = Q 2 Q 1 X 驱动方程： X X Q 2n + 1 = D 2 = Q 2 Q 1
Q 1n + 1 = D 1 = Q 2 Q 1X
只要时钟 CPCP 的有效沿到来 ,状态 Si在条件 E 下转换到状态Sj 只要时钟 的有效沿到来 , 表示状态 S 无条件转换到 MDS 图与状态图十分相似，且扩展了状态图的功能，又简练了 i 二、 MDS 图 E可以是乘积项 , 布尔表达式等。 状态图。 MDS图表现设计过程时，方便清晰，具有较大的灵活性。 状态Sj。 Si 表示状态图 1. MDS图符号 E Si Si Si Si Z↑ Z↓ Sj Si Sj
2 2
加了三个输入X1、X2、 A Z ↑↓=A· X 1 到MDS图 X1 X3的情况。 1/1 0/0 X X Z2↑ Z1 =0 A Z2↑ B C A X1 C X1X3 B Z1=1 有三个状态A、B、C，当 X2 B B C 输入为1时，输出为Z 1， A→B； 1=0 当输入为0时，输出为 0，A→C Z Z ↑↓ ↑ 11 Z ↓ 2 Z Z ↑↓ ↑ 11 （输入 /输出） 。 X2 C Z2↓
第二节 ASM图、MDS图 以及ASM图至MDS图的转换
一、ASM图
ASM(Algorithmic State Machine)算法流程图，建立 ASM图表面上和软件流程图相似, 但ASM图有时间 ASM图是数字系统的关键步骤。 序列, 即每隔规定数量的脉冲转到下一状态。 000 1. ASM图符号 （ P） （1）状态框
二、传统数字系统设计方法
试凑法：由真值表、卡诺图、布尔方程、
状态表和状态图描述电路的功能。
数字电子技术第九章ch2
TTL-ROM 结构图
MOS-ROM 结构图
9.2.2 可编程只读存储器( PROM )
Wi 熔丝
Dj 二极管 ROM
Wi VCC 熔丝 Dj
TTL - ROM
+VDD
(2) 确定存储单元内容
由函数 Y1、Y2 的标准与 - 或式可知： 与 Y1 相应的存储单元中，字线 W1、W4、 W5、W6 对应的存储单元应为 1；
W对6应、与Wm7Y1、对2 相m应应4的、的存m存5储、储单m单元6 元应中为，1字。线 W3、W5、
(3) 画出用 PROM 实现的逻辑图
A
位线输出 信号
一、 电路组成
&
&
A1 1
&
A0 1
&
4×4 二极管 ROM 结构图 D0 D1 D2 D3
W3 W2 字
线 W1 信 W0 号
位线输 出信号
W3 ~ W0 中任 一个输出高电平 时，则在 D3 ~ D0 4 条线上输出一 组 4 位二进制代 码，每组代码表 示一个字。
二、 读数
&
存储容量 字数 × 位数
例如，D一0 个D132D2 8D的3 ROM位，线表示它有 32 个字， 字长为 8 位，存储容量是 32 8 = 256。
对于大4容×量4的存R储O矩M阵示意图 常用“K”表示“1024”，即 1 K = 1024 = 210 ；
用“M”表示“1024 K”， 1 M = 1024 K = 210 K = 220 。
Wi
1 熔丝 Dj MOS - ROM
数字电子技术第九章ch3
二、RAM的字扩展
如一片RAM的位 数已够用，而字数不 够用，则采用字扩展 的方法来扩展存储器 的字数。字扩展通常 需用外加译码器来控 制芯片的片选输入信 号 CS 实现。
如字数和位数都 不够用，则可将字数 和位数同时进行扩展， 便组成了大容量的存 储器。
RAM的字扩展接法
9.3.3 RAM的扩展
一、RAM的位扩展
如一片 RAM 的字数已够用，而每个字的位数不够用，则 采用位扩展的方法来扩展每个字的位数。其方法是将各片 RAM 的地址输入端、读/写控制端 R/W 和片选端 CS 对应地 并接在一起。下图为用两片1k×4位的RAM进行位扩展，扩 展后的容量为1k×8位。
静态随机存取存储器(SRAM)的优点是：在不断电情 况下，可长期保存二进制信息，读/写控制电路简单， 存取速度快。缺点是：存储容量小，静态功耗大，适用 于小容量存储器。
9.3.2 RAM的存储单元
二、动态存储单元 动态存储单元是利用MOS管栅极电容的存储效应组 成的，由于栅极电容的容量很小，且存在漏电，因此栅 极电容上存储的信息不可能长期保存。为防止信息丢失， 必须定时给栅极电容补充电荷，这种补充电荷的过程称 为刷新。
RAM 的电路结构
一、RAM的基本结构
RAM 的电路结构
2. 地址译码器： 为了能方便地选 择到存储器中的 任一个存储单元， 将地址译码器分 为行、列地址译 码器，然后根据 行、列地址去选 通相应的存储单 元进行读出或写 入数据。
一、RAM的基本结构
RAM 的电路结构
3. I/O 和读/写控 制电路：为了满 足存储容量扩展 要求，每片RAM 都设有片选CS 端 和读/写(R/W )控 制端，用于对选 通的存储单元写 入或读出数据。
数字电子技术基础第九章模数与数模转换
vo
+
I=IREF
=
VREF R1
S3
S2
S1
S0
I
I
I
I
I
VREF
R1 VR+
Tr A2
2
T3
T2
4
8
16
16
T1
T0
Tc
VR— +
IREF
IE3
IE2
IE1
IE0
IEC
R
2R
2R
2R
2R 2R
IBB
偏置 电流
VEE
R
R
R
IE3=I/2，IE2=I/4，IE1=I/8，IE0=I/16
电流的参 考方向
i0
二． 倒T形电阻网络D/A转换器（4位）
图中S0～S3为模拟电子开关，由输入数码Di控制， 当Di=1时，Si接运算放大器反相输入端（虚地），电流Ii流入求和电路； 当Di=0时，Si将电阻2R接地。 所以，无论Si处于何种位置，与Si相连的2R电阻均接“地”（地或虚地）。
电流的参 考方向
电流的真 实方向也 如此
参考电压源VREF、运算放大器A2、R1、Tr、R与VEE组成基准电 流IREF产生电路，A2和R1、Tr的cb结组成电压并联负反馈电路 ，以稳定输出电压，即Tr的基极电压。Tr的集电结，电阻R到 VEE为反馈电路的负载，由于电路处于深度负反馈，根据虚短 的原理，其基准电流为：
I I REF
VREF R1
000 001 010 011 100 101 110 111 D
根据解码网络的不同，D/A转换器分不同类型，常见的 有： 倒T型电阻网络D/A转换 权电阻网络D/A转换 权电流型D/A转换等
数字电子技术基础第五版第九章-阎石、王红、清华大学
10.3.2 集成单稳态触发器 电路结构与工作原理 (74 121)
《数字电子技术基础》第五版 微分型单稳
控制附加电路
《数字电子技术基础》第五版
使用外接电阻
使用内接电阻
《数字电子技术基础》第五版
《数字电子技术基础》第五版
10.4 多谐振荡器（自激振荡, 不需要外加触发信号） 10.4.1 对称式多谐振荡器 一、工作原理（TTL） (1)静态（未振荡） 时应是不稳定的
通过调整R、C改f（R不能太大） RC常数远大于Tpd ,因此周期主要计算RC环节
《数字电子技术基础》第五版
10.4.4 用施密特触发器构成的多谐振荡器
T
T1
+ T2
RC
ln VDD VDD
-VT -VT +
+
RC ln VDD VDD
-VT + -VT -
T
T1
+ T2
R2C
ln
VDD VDD
充电至VI 2 VTH时,VI 2 又引起正反馈 VI 2 VO VO1
电路迅速返回稳态VO 0,VO1 VDD, C放电至没有电压，恢复稳态。
2.性能参数计算 输出脉冲宽度 输出脉冲幅度 恢复时间 分辨时间
《数字电子技术基础》第五版
《数字电子技术基础》第五版
tw
RC lnV() -V(0) V() -V(t)
TD
0 X X 0 导通
1
2 3 VCC
1 3VCC
0
导通
1
2 3
VCC
1 3 VCC
不变
不变
1
2 3
VCC
1 3
VCC
1
数字电子技术基础第九章DA和AD转换电路
D2
VREF 22 R
D1
VREF 23 R
D0
VREF 23 R
(D3 23
D2 22
D1 21
D0 20 )
VREF
23 R
3 i0
Di 2i
i (0,1,2,3)
11
对于n位权电阻网络D/A转换器总电流为：
i
VREF 2n1 R
n1 i0
Di 2i
求和放大器输出电压为：vo iR f
数字量D成正比关系。V=KD，K为常数。
6
一、基本原理
输入是 n位二
D0 D1
进制数
Dn-1
n1
vO (iO ) k Di 2i 位权值
D/A
i (0,1,2,3i0 n 1)
k:转换比例系数
输出模拟电压（或模拟电流）与输入数字量
成正比关系。
假设：转换比例系数K=1,输入数字量n=3
输出模拟电压（或模拟电流）为：
进制数码为0000~1111,基准电压
00000
VREF=-8V,Rf = R/2,求输出电压VO。 并画出输出VO波形。
0 0 0 1 0.5 00101 0 0 1 1 1.5
VREF R f 2n1 R
n1
Di 2i
i0
输出模拟电压VO的大小与输 入的二进制数码的数值大小
成正比。
－ 2Rf
R
VREF 2n
n1
Di 2i
i0
同时还与量化级有关。
量化级
★ 输入二进制数码位数越多，量化级越小，D/A输 出电压越接近模拟电压。
12
例1：设4位权电阻D/A转换器输入二进制数 码D3D2D1D0=1101,基准电压VREF=-8V,Rf = R/2,求输出电压VO。
数字电子技术基础课件 (9)
9.3 数字系统的实例分析
拨盘
9.3 数字系统的实例分析
9.3 数字系统的实例分析
9.3 数字系统的实例分析
图9-5 2位十进制计数符合电路方框图
图9-6
电路的工作波形图
要提高阅读电路图能力，就要在掌握 电子技术的基础知识基础上，多找一些电 路图来读，多思考、多动手实践，多锻炼 就会取得事半功倍的效果。
第九章 数字系统的综合分析
数字电子技术基础
本章内容
9.1 数字系统的概念 9.2 数字系统的分析方法 9.3 数字系统的实例分析
9.1 数字系统的概念
图9-1 典型数字系统的原理框图
9.2 数字系统的分析方法
1. 2. 3. 4. 了解系统的功能 掌握系统中的各个基本单元电路的作用 根据电路图画出系统方框图 分析电路工作过程和系统性能
思考题与习题
返回Βιβλιοθήκη
数字电子技术基础9
组合逻辑电路
31 2
位 数 字 电 压 表 电 路 图
二、找出通路：2、控制信号通路 1413显示控制电路 译码控制电路
三、划出单元
组合逻辑电路
可划分出以下几部分单元电路: 双积分A/D转换器 基准电压源 七段译码驱动电路 数码显示器 译码控制电路 显示控制电路
四、画出框图
组合逻辑电路
3 1 位数字电压表框图 2
标注功能名称,再根据信号通路在框图间加上连线,即 构成总框图,体现总电路系统的功能。
五、分析功能
依次分析各框图中所列电路功能和作用。 必要时,还应画出电路的工作时序图,以说明各信号 在时间上的先后1 位数字电压表
2
按以下步骤进行分析：
一、了解用途： 二、找出通路： 三、划出单元： 四、画出框图： 五、分析功能：
功能和作用进行分析。
二、找出通路
数字电路中的信号可分为两大类： 1、被处理的数字信号 2、对电路功能及工作节拍时序进行控制的信号 因此, 从所处理的信号连线和起控制作用的信号 连线来找出其通路。
组合逻辑电路
三、划出单元
根据数字信号的传输和控制途径,划分出各部分 功能的单元电路。
四、画出框图 将各部分单元电路用相应框图表示,并在框图中
1、信号通路
2、控制信号通路
组合逻辑电路
三、划出单元
根据数字信号的传输和控制途径,划分出各部分 功能的单元电路。
四、画出框图
由数字信号、控制信号通路和划出的单元电路,
可画出框图。
控制器电路框图
五、分析功能
从控制器的用途和划分出的单元电路,可对电路
功能进行分析。
功能分析
组合逻辑电路
金属带材厚度自动控制器电路（1）
《数字电子技术基础》复习指导
第一章 数制与码制 第二章 逻辑代数基础一、本章知识点1．数制与不同数制间的转换熟练掌握各种不同数制之间的互相转换。
2．码制 定义、码的表示方法BCD 码的定义，常用BCD 码特点与表示十进制数的方法。
3．原码、反码、补码的表示方法正数与负数的原码、反码、补码。
4．逻辑代数的基本公式和常用公式掌握逻辑代数的基本公式和常用公式。
5．逻辑代数的三个基本定理定义，应用6．逻辑函数的表示方法与相互转换 7．逻辑函数最小项之和的标准形式 8．逻辑函数的化简公式法化简逻辑函数卡诺图法化简逻辑函数的基本原理与化简方法二、例题 （一）概念题1．数字信号是指在和数量上都是离散的信号。
2．BCD 码是指用二进制数码表示一位十进制数。
3．一个三位十进制数的余3 BCD 码是1001 0011 1010，则与它相应的8421BCD 码是。
4．逻辑函数B A B A Y +=表达的逻辑符号为。
5．如果两个表达式相等，那么它们的对偶式也。
6．常用的逻辑函数的表示方法有与函数式、逻辑图、卡诺图等。
7．最简与或表达式的条件，不仅要求其中的乘积项最少，而且要求。
8．利用卡诺图化简逻辑函数的基本原理就是。
9．逻辑代数中逻辑变量的取值只有0和1两种可能，它们不再表示数量的大小，只代表二种不同的。
（二）数制转换1. (46.125)10= ( )2 =( )8=( )162. (13.A)16=( )2=( )103. (10011.1)2=( )8=( )10（三）写出下列数的八位二进制数的原码、反码、补码原码，就是用最高位表示数符(0表示正数、1表示负数)。
正数，原码=反码=补码；负数，反码：除符号位以外，对原码逐位取反；补码：反码+11.（-35）10= ( )原码= ( )反码=( )补码2. (+35)10 = ( )原码= ( )反码=( )补码3. (-110101)2 = ( )原码= ( )反码=( )补码4. (+110101)2 = ( )原码= ( )反码= ( )补码5. (-17)8=( )原码= ( )反码=( )补码（四）将下列三位BCD码转换为十进制数根据BCD码的编码规则，四位一组展成对应的十进制数。
电子教案《数字电子技术》 第九章(教案)第9章 综合课程设计
《数字电子技术》教案第9章综合课程设计图9-1 智力竞赛抢答器原理框图1．智力竞赛抢答器构成智力竞赛抢答器主要由编码电路、锁存器、编码显示器和控制电路等部分组成。
2．智力竞赛抢答器各部分功能编码电路主要通过使能端EI控制是否编码，以实现抢答后的封锁；锁存器采用触发器以同时实现锁存和译码的功能，其输出信号进入4输入显示数码管。
9.2.2设计任务及要求用TTL或CMOS集成电路设计一台可供4名选手参加比赛的智力竞赛抢答器，具体要求主要包括以下几点：（1）抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。
（2）选组电路能迅速、准确地判别抢答者，同时能排除其他组的干扰信号，即闭锁其他各路输入使其再按开关时失去作用，并能对抢中者发出声、光显示和鸣叫指示。
（3）计数显示电路为3位十进制计分显示电路，能进行加/减计分。
（4）开始作答时，启动定时灯亮，开始计时；当计时结束时，喇叭发出单音调“嘟”声，并熄灭指示灯。
9.2.3设计方案提示根据设计任务和要求，参考智力竞赛抢答器的原理框图，可分以下几部分进行模块化设计：（1）复位和抢答开关输入防抖电路可采用增加吸收电容或RS触发器的方法来实现。
2．判组电路判组电路由RS 触发器完成，CD4043为三态RS 锁存触发器，当1S 按下时，1Q 为1，这时或非门74LS25为低电平，封锁了其他组的输入。
1Q 为1，使发光管1D 发亮，同时也驱动音响电路鸣叫，实现声、光的指示。
输入端采用了阻容方法，以防止开关抖动。
3．定时电路当进行抢答或必答时，主持人按动单次脉冲启动开关，使定时数据置入计数器，同时使JK 触发器74LS112翻转（1Q =），定时器进行减计数定时，定时开始，定时指示灯亮。
当定时时间到，即减法计数器为“00”时，O B 为“1”，定时结束，控制音响电路鸣叫，并灭掉指示灯（JK 触发器的1Q =，0Q =）。
4．音响电路如图9-3所示为音响电路的音频时序波形图，其中1f 和2f 为两种不同的音响频率。