数电课设加法运算电路
沈阳工程学院
课程设计设计题目：加法运算电路
系别信息工程系班级通信本101 学生姓名刘纪伟学号 42
指导教师于源/秦宏职称讲师/副教授
起止日期：2012 年 6 月11 日起——至 2012 年 6 月 21日止
沈阳工程学院
课程设计任务书
课程设计题目：加法运算电路
系别信息工程系班级通本101 学生姓名刘纪伟/赵秀丽/魏威/刘桂强
学号 42/12/39/36
指导教师于源/秦宏职称讲师/副教授
课程设计进行地点： B419 任务下达时间： 2012 年 5 月 25日
起止日期：2012 年 6 月11日起——至2012 年 6月21日止教研室主任曲延华2010年 5 月 7 日
加法运算电路
1 设计组要内容及要求
1.1设计目的：
（１）掌握加法运算电路的构成、原理和设计方法；
（２）熟悉集成电路的使用方法。
1.2基本要求
（１）设计被加数寄存器A和加数寄存器B单元；
（２）设计全加器工作单元；
（３）能进行四位二进制数的加法运算电路。
1.3发挥部分
（１）用数码管以十进制形式显示最后运算结果；
（２）考虑有进位的显示情况；
（３）简单减法电路。
（４）进行A减B运算时，A小于B有负号提示得数为负。
２设计过程及论文的基本要求：
2.1 设计过程的基本要求
（１）基本部分必须完成，发挥部分单独完成；
（２）符合设计要求的报告一份，其中包括逻辑电路图；
（３）设计过程的资料、草稿要求保存并随设计报告一起上交；报告的电子档需全班统一上交。
2.2 课程设计论文的基本要求
（1）参照毕业设计论文规范打印，文字中的小图需打印。项目齐全、不许涂改，不少于3000字。图纸为A3，附录中的大图可以手绘，所有插图不允许复印。（2）装订顺序：封面、任务书、成绩评审意见表、中文摘要、关键词、目录、正文（设计题目、设计任务、设计思路、设计框图、各部分电路及参数计算（重要）、工作过程分析、元器件清单、主要器件介绍）、小结、参考文献、附录（逻辑电路图与实际接线图）。
3 时间进度安排
沈阳工程学院
数字电子技术课程设计成绩评定表
系（部）：信息工程系班级：通本101 学生姓名：刘纪伟
中文摘要
算数运算是数字系统的基本功能，更是计算机中不可缺少的组成单元。实现加法运算电路，给出任意两个四位二进制数能进行加法运算，首先要掌握加法运算电路的构成、原理和设计方法，设计出较合理的电路，来实现加法运算，加法运算是我们经常用到的一项操作，因此我们的这项设计非常贴近我们是现实生活，离我们实际非常近。所以，我们首先设计两个寄存器，用于存储数据，寄存器Ａ用来存储被加数，寄存器Ｂ用来存储加数，然后进行数值比较，最后通过显示器显示运算结果。这样就输入电路、求和运算、数值比较和译码输出几个部分实现了加法发部分。
为了能将二进制码的计算结果直观的以十进制码的形式显示出来，我们需要在计算结果的最终输出端添加一个译码显示器，用以方便我们读出计算结果，数字显示译码器是驱动显示器件的核心部件。我在显示部分使用的是4管脚七段显示器DCD-HEX。此时可以直接输入4位二进制数，在连接处添加电阻使显示器运行稳定。
做减法运算时要闭合减法开关。对于二进制的减法运算可以利用一个加法器和门电路得以实现。减法的运算前首先要用一个比较器来比较两个输入的数的大小，把较大的一个数进行一次取反运算，取反运算后的结果要和另一个数同时输入到一个加法器中进行二进制的加法运算，运算后再次把运算结果取反，经过两次的取反后便可实现最终的减法运算。
通过数值比较器比较结果大小，集成数值比较器是4位数值比较器，两个4位数的比较是从A 的最高位A3和B的最高位B3进行比较，如果它们不等，则该位的比较结果可以作为两数的比较结果。若最高位A3=B3，则再比较次高位A2和B2，余类推。如果两数相等，比较步骤则必须进行到最低位才能得到结果。
我们设计的这个电路可以实现四位二进制加法、减法运算，十进制显示，负号有指示灯提醒。这是我们的总体功能。
关键词加法运算，寄存器，显示器，减法运算，数值比较器
目录
课程设计(论文)任务书......................................................... 错误!未定义书签。课程设计(论文)成绩评定表................................................. 错误!未定义书签。中文摘要.......................................................................... 错误!未定义书签。1设计任务描述..................................................................... 错误!未定义书签。
1.1设计题目：加法运算电路.............................................. 错误!未定义书签。
1.2设计要求.......................................................................... 错误!未定义书签。
......................................................................................... 错误!未定义书签。
1.2.2 基本要求............................................................... 错误!未定义书签。
......................................................................................... 错误!未定义书签。
2 设计思路............................................................................ 错误!未定义书签。
2.1 输入部分......................................................................... 错误!未定义书签。
2.1.1 输入端问题........................................................... 错误!未定义书签。
2.1.2 采用74LS175N将输入存在寄存器中............... 错误!未定义书签。
2.2 加法部分......................................................................... 错误!未定义书签。
2.2.1 个位的显示........................................................... 错误!未定义书签。
2.2. 2十位的显示........................................................... 错误!未定义书签。
2.3 减法部分......................................................................... 错误!未定义书签。
2.4 负号显示......................................................................... 错误!未定义书签。
3 设计方框图........................................................................ 错误!未定义书签。
4 各部分电路设计及参数计算............................................ 错误!未定义书签。
4.1 输入电路的设计............................................................. 错误!未定义书签。
4.2 求和（求差）电路......................................................... 错误!未定义书签。
4.2.1 求和运算电路....................................................... 错误!未定义书签。
4.2.2 减法运算电路....................................................... 错误!未定义书签。
4.3 负号显示......................................................................... 错误!未定义书签。
4.4 输出显示器..................................................................... 错误!未定义书签。
5 工作过程分析.................................................................... 错误!未定义书签。
6 元器件清单........................................................................ 错误!未定义书签。
7 主要元器件介绍................................................................ 错误!未定义书签。
7.1 集成寄存器74LS175..................................................... 错误!未定义书签。
7.2 集成4位超前进位加法器74LS283............................. 错误!未定义书签。
7.3 集成数值比较器74LS85............................................... 错误!未定义书签。
7.4 七段显示器..................................................................... 错误!未定义书签。小结...................................................................................... 错误!未定义书签。致谢...................................................................................... 错误!未定义书签。参考文献................................................................................ 错误!未定义书签。附录A1 原理图............................................................... 错误!未定义书签。附录A2运行截图............................................................ 错误!未定义书签。
1设计任务描述
1.1设计题目：加法运算电路
1.2设计要求
（1）掌握加法运算电路的构成、原理与设计方法
（2）熟悉集成电路的使用方法。
1.2.2 基本要求
（1）设计被加数寄存器A和加数寄存器B单元；
（2）设计全加器工作单元；
（3）能进行四位二进制数的加法运算电路。
（4）进行A减B运算时，A小于B有负号提示得数为负。
2 设计思路
2.1 输入部分
2.1.1 输入端问题
输入部分使用十个按键组成8421BCD码编码器，该编码器为输入底电平有效，即按下S0~S9任意一个时，输入信号有一个为底电平，GS=1，表示有信号输入；当S0~S9均为高电平时GS=0，表示无信号输入，此时输出代码0000为无效代码。
2.1.2 采用74LS175N将输入存在寄存器中
其次，是将输入存在寄存器中，这里我们采用的器件是74LS175N，本器件为上升沿触发，我们采用动方法使其触发，即用一单刀双掷开关，先令其接地，当开关打到另一端时输入1，这样于0到1，产生上升沿，使其触发工作；
2.2 加法部分
2.2.1 个位的显示
将两个寄存器的数相加，输入到加法器中，加法器的输出端为一个四位二进制数，根据二进制与十进制的区别，需要分段处理数据至译码器；
在加法器中输出的信号，如果有进位信号则需要加6，具体是因为输出的为2进制数，当有进位信号的时候相当于在原有输入减掉了16，而我们的目的是将其转化为十进制数输出显示，也就是相当于多减去了6，因此再用1个加法器，实现当有进位信号时就加6，没有进位信号加0；那么，个位的显示已经设计完。
2.2. 2十位的显示
其次就是十位的显示，将所有进位信号通过列功能表，画卡诺图化简，得到进位信号与显示十位的译码器的逻辑关系，使其可以显示十位。并且通过数值比较器，比较大小来决定十位数显示的数字。
2.3 减法部分
通过加法器后的数据和再一次取反来实现减法功能是我设计减法运算电路的亮点，在这个运算中，避免了传统的取反加一的运算模式，这种运算方式就可以在减法运算电路中只用一个加法器就得以实现，将减法与加法部分合为一体。这种运算方式是一种创新，同时也是一种大胆的尝试，经过大量的运算和推导后得出的公式要经过反复的演算和验证。为验证这种工作运算方式的可行性，随机地在输入数据中抽取两个进行减法运算，并且在验证工作中对有些特殊的数据详细分析验证，主要的数据重点分析，尤其是在运算中有借位和溢出的情况，我做了一个取反和分析的表格用以验证说明减法运算电路的可行性。
2.4 负号显示
最后，考虑到减法有可能出现负数问题，
通过一个比较器和逻辑门实现了若出现负数，将会有一个数字探针亮起。
3 设计方框图
4 各部分电路设计及参数计算
由框图可知，本电路共能实现加法，减法两种运算。
首先，加法运算需四部分，输入电路，求和（求差）运算、数值比较、译码输出。
4.1 输入电路的设计
图4.1 输入电路的设计
输入部分使用十个按键组成8421BCD码编码器，该编码器为输入底电平有效，即按下S0~S9任意一个时，输入信号有一个为底电平，GS=1，表示有信号输入；当S0~S9均为高电平时GS=0，表示无信号输入，此时输出代码0000为无效代码。
4.2 求和（求差）电路
图4.2 求和（求差）运算电路
通过4个加法器实现加法运算，通过异或门实现加减法运算。
4.2.1求和运算电路
对于加法运算电路，可通过4个加法器进行简单的加法计算。对于从键盘输入的数字转换为二进制数后可通过一个加法器进行求和计算，大体上可分情况讨论，具体计算过程如下。
对于二进制数来说与十进制数的一一对应转换为：
十进制数二进制数十进制数二进制数
0 0000 1 0001
2 0001
3 0011
4 0100
5 0101
6 0110
7 0111
8 1000 9 1001
10 1010 11 1011
12 1100 13 1101
14 1110 15 1111
每当有两个数相加大于1111时都会对高位有溢
图4.3 加法运算电路中的三个加法器
（1）如果所得的数产生溢出，即所得的数大于1111时，加法器1的高位进位端会产生进位输出，此时可以将加法器1的高位进位输出端和加法器2的一个四位输入端相连接，并且使该输入端固定为加6调整端，使得每当加法器1有高位进位时，加法器2都要对加法器1的输出结果进行加6调整这样可以保证加法器2每次输出的数为运算结果的个位数与所求的结果个位相符合。如运算9+8=17时，换算到二进制数中为1001+1000，按照二进制数的运算规律为0001，且有一个高位端产生溢出，溢出后所得个位数为1，而不是7，这与实际运算结果不符，需要加0110进行调整，0001+0110所得0111，此数为7正好是正确运算的个位数的结果，溢出的为十位端，表示进位。
（2）如果所得结果为二进制数1001到1111时，即大于9且小于等于15时，虽然在加法器的高位进位端没有溢出，但是由于二进制数的特殊性，在所加得的结果中显示得数并不是真正意义上的所求，它和实际的相加结果差6，也就是说要把加法器1所加出的结果进行加6调整后才能与实际值的个位结果相符合。这样就要求把通过加法器1运算后的结果和9进行比较方能完成进位调整功能。如6+8=14的运算，0110+1000，二进制运算的结果为1110，此时大于9且没产生高位的进位溢出，需要用一个比较器帮助完成进位的加0110的调整。
（3）如果键盘输入的两个数相加之和比1001小，则可直接进入加法器2后输出运算结果，完成功能。如2+6=8，转化为二进制数时为0010+0110，所得结果是1000，不会产生进位溢出，而且所得的结果小于1001，也不用通过加六的调整，便可直接输出在个位输出端。
综上所述，将结果分为六个部分，如下所示：
（1）当结果为0-9时，个位数值通过译码器直接输出；进位信号为0，
数值比较器输出低电平0，十位为零；
（2）当结果为10-15时，数值比较器比较得到结果A﹥B，B=9，在A﹥B 端输出高电平，信号进入逻辑门电路，十位为1。
（3）当结果为16-19时，在第一个加法器处输出进位信号与个位数，进位信号通过逻辑门电路输出十位，其余得数通过加6调整后输出原码；
（4）当结果为20-25时，第一步加6同第三组数，第二步加6同第二组数。同时两步加6分别输出一个进位信号。通过逻辑门的筛选功能，控制十位输出数字；
（5）当结果为26-29时，照第三组多一次加6，十位仍为2；
（6）当结果为30，进位端输出3，个位输出0。
图4.4 加法运算电路中的比较部分
4.2.2减法运算电路
做减法运算时要闭合减法开关。对于二进制的减法运算可以利用一个加法器和门电路得以实现。减法的运算前首先要用一个比较器来比较两个输入的数的大小，把较大的一个数进行一次取反运算，取反运算后的结果要和另一个数同时输入到一个加法器中进行二进制的加法运算，运算后再次把运算结果取反，经过两次的取反后便可实现最终的减法运算。
4.3 负号显示
图4.7 负号指示灯
负号的显示是通过在减法电路中的比较器得以实现的，虽然这个74LS85D 比较器在减法运算中起的作用很多，但主要承担的就是控制负号在减法运算电路中的显示，当被减数大于等于减数时，经过比较器的判断后不会有输出端控制“-”的显示，而只在被减数小于减数时会出现“-”号，这时通过一个接A﹥B输出端和减法开关的与门会输出高电平，使负号指示灯亮。
4.4 输出显示器
图4.8 显示部分
为了能将二进制码的计算结果直观的以十进制码的形式显示出来，我们需要在计算结果的最终输出端添加一个译码显示器，用以方便我们读出计算结果，数字显示译码器是驱动显示器件的核心部件。我在显示部分使用的是4管脚七段显示器DCD-HEX。此时可以直接输入4位二进制数，在连接处添加电阻使显示器运行稳定。这一类型的显示器我将在元件介绍部分介绍其功能表。
5 工作过程分析
（1）有两个四位二进制数输入，二进制的0和1分别用开关接地与开关接5V 电压输入；
（2）输入的二进制数需要保存，用寄存器实现寄存器采用74LS175，CLK上升沿有效，此部分用开关实现，即开关接地为低电平，将开关打到5V电压为高电平，产生上升沿，这时寄存器开始工作；
（3）加法运算时加数和被加数端接低电平异或门一公共端置0，则寄存器A和寄存器B端输出端的数值为原码。用加法器实现两个数的加运算，所得数值范围为00000—11110，译为十进制数为0—30；
（4）输出端用两个显示器分别显示十位和个位，可知十位数值显示范围为0—3，个位为0—9；
（5）实现A加B加法功能时，做加法运算时要闭合加法控制开关。此时异或门不作用，输出原码进入加法器1，若有进位信号则进位信号通过C4端口进入门电路，同时输入加法器2的B2,B3端进行加6调整。加法器2中的计算同加法器1。加法器3输出的四位二进制数将通过一个数值比较器，和9进行对比，若大于9，则输出一个高电平作为进位信号进入门电路，同时为加法器4的B2.B3端口提供加6调整实现减10的功能，加法器4输出数直接进入显示个位的七段显示器。前面三次进位信号输出端通过门电路之后，输出信号进入显示十位的七段显示器。
（6）实现A减B减法功能时，做减法运算时要闭合减法控制联动开关。对于二进制的减法运算可以利用一个加法器和门电路得以实现。减法的运算前首先要用一个比较器来比较两个输入的数的大小，把较大的一个数进行一次取反运算，取反运算后的结果要和另一个数同时输入到一个加法器中进行二进制的加法运算，运算后再次把运算结果取反，经过两次的取反后便可实现最终的减法运算。
（7）当A （8）计算完成。 6 元器件清单 7 主要元器件介绍 7.1 集成寄存器74LS175 寄存器是最简单的储存器件，它的主要组成部分是触发 器。一个触发器能存储一位二进制代码，故要存储n 位二进制代码的积存器就需要用n 个触发器组成。 74LS175如左图所示，其中CLR 是异步清零控制端，在往寄存器中存入数据之前必须先把寄存器清零。1D~4D 是数据输入端，在CLK 脉冲上升沿作用下，1D~4D 端的数据被并行地存入寄存器。输出的数据则并行从1Q~4Q 端引出。 这个器件的功能表如下： 7.2 集成4位超前进位加法器74LS283 74LS283可以实现两个4位二进制数的加法和全内部先行进位功能。和的所有位以及从第4位得到的进位输出可由输出引脚提供。 74LS283如左图所示，其中A 0~A 3为被加数输入端，B 0~B 3为加数输入端， U11 74LS175N 1D 4CLK 91Q 2~CLR 12D 53D 124D 13~1Q 3~2Q 63Q 10~3Q 112Q 74Q 15~4Q 14 74LS283功能表 7.3 集成数值比较器74LS85 74HC85集成数值比较器是4 位数值比较器，两个4位数的比较是从A 的最高位A 3和B 的最高位B 3进行比较，如果它们不等，则该位的比较结果可以作为两数的比较结果。若最高位A 3=B 3，则再比较次高位A 2和B 2，余类推。如果两数相等，比较步骤则必须进行到最低位才能得到结果。 74HC85的引脚图如左图所示，其中A 0~A 3是需要比较的4位二进制数A ，B 0~B 3是需要比较的4位二进制数B ，I 是另外两个低位数A 和B 的比较结果，F 则是输出端。这个 器件的功能表如下： 7.4 七段显示器 一个7段LED 显示器是由7个发光二极管组成，各段 依次记为a 、b 、c 、d 、e 、f 、g 。我在设计中采用的是4管 脚七段显示器，4个管脚分别记为a ，b ，c ，d 。，功能表如 下： 小 结 一周的课程设计，转瞬间在忙碌中过去，虽然这一周过得很快，然而我却感觉很充实，因为在这一周里不仅仅培养了我们团队合作的意识，更让我理解更多的电子电路知识。 刚刚得到设计题目时，看了一个个设计要求，头脑中并无思路，我总是在想一个计算器到底是怎么实现计算功能的，在查阅了很多相关资料后，总算是有一点眉目了。周一时经同学们对设计题目的分析后，在我的脑海里已有了一个基本的框架。可是要能把设计思路完美的展现在设计图上，还是需要不懈的努力，这只是完成一个基本的工程，还有更多的工作要做。完善设计思路，把每一部分都 U3 74LS85D A213B214 A112B111OAGTB 5A010B09 A315B31OAEQB 6OALTB 7 AEQB 3ALTB 2AGTB 4DCD_HEX 做详细就是今后的课题。然而由于对芯片的了解不够全面，就使得后续步骤进展缓慢，每次课后都要查找大量的资料，只有把知识掌握后才能有创新和改进，这样就需要我更加不懈的努力。 在这一周里我充分的体会自己知识的匮乏，对课本和课外知识的不了解。我们的课题在所有组中应当算是比较简单的，而且大部分元件在课本上都有介绍，但是由于思绪混乱，没有及时在书上找到，在查找资料方面浪费了很多时间。 团结就是力量，课程设计的方方面面都对我们提出了很高的要求,几乎把每个人每个组都弄的焦头烂额,但是这对我们培养良好的团队意识有了不少的帮助,每个人都会有不懂的地方，对于我们小组来说，大家把不会的地方互相交流讨论，力量凝聚起来就是无限的，经过互相帮助分工合作我们迅速的完成了繁杂的任务。一周的设计中，我们收获的不仅仅是知识，还有我们同学之间更加真挚的友谊。 一周的设计已经接近尾声，在做减法的负号显示部分时，没有采用7段显示器，而是换用一个数字探针，大大的简化了电路，负号的显示是通过在减法电路中的比较器得以实现的，虽然这个74LS85D比较器在减法运算中起的作用很多，但主要承担的就是控制负号在减法运算电路中的显示，当被减数大于等于减数时，经过比较器的判断后不会有输出端控制“-”的显示，而只在被减数小于减数时会出现“-”号，这时通过一个接A﹥B输出端和减法开关的与门会输出高电平，使负号指示灯亮。 这次课程设计是我对电子设计有了更为浓厚的兴趣，也让我掌握了更多的知识，更提升了我的动手能力和团队合作的意识。 致谢 为期一周的设计,感谢我们《电子技术基础》的授课老师于老师，感谢近半年时间她对我们的培养，使我们对数字电子技术有了深刻的认识和了解，使我们掌握了这些知识并能灵活地运用它们进行设计。 在这次电子设计课程中，要感谢于老师在电子设计课题中对我的指导和肯定。尤其是在减法电路中对于只用一个加法器来实现运算时的指导，在我尝试使用大量异或门时对我们新用法的提出的问题和指正。 感谢于老师对我课程设计细心细致的审核和整改，老师多次对设计图纸的每一次删改都是给我莫大的提升和改进，感谢于老师对新思路想法的肯定和鼓励，感谢于老师对我课程设计的具体内容的详细整改。 感谢我的小组成员，在我设计出现障碍不能继续进行的，是他们和我一起并肩作战的战友们一起讨论研究，最终攻克了许多难题，并且因为交流思想心得，也学到许多新知识，没有大家的共同努力，一个又一个的设计难关是无法逾越的。虽然大家有着设计的差异和想法的不同，但是集各家之所长，学到的内容是比自己去研究快很多。感谢寝室里一起奋斗的室友们，虽然我们的课题不同，但是因为共同努力才让我坚持下来，而且不同课题中元件的使用也让我获得了很多灵 感。最后感谢学校给我们提供这种独立自主研究性学习的机会，充分开发了我们的创新能力。 最后，我感谢所有与本次课程设计有关的人。谢谢！ 参考文献 [1] 杨洋，李大寨，唐伯雁.电子电路设计与制作.科学出版社，2005 [2] 尹雪飞，陈克安．集成电路速查大全．西安：西安电子科技大学出版社．2002 [3] 康华光，邹寿彬．电子技术基础．北京：高等教育出版社．2006 [4]曹汉房.数字电路与逻辑设计.华中科技大学出版社，2004 [5]何希才．常用集成电路简明速查手册．北京：国防工业出版社，2006 [6]余孟尝．数字电子技术.北京：高等教育出版社．2006 [7]赵负图．数字逻辑集成电路手册．北京：化学工业出版社．2005 如有你有帮助，请购买下载，谢谢！附录A1 原理图 附录A2运行截图