很全面的PCB_checklist_表格
合集下载
PCB设计检查表-PCB-checklist
4.4.12
148
PAD与线的SPACING：最小要5mil（最好把线与SPACING平分成三等份）
149
PAD与PAD的SPACING：最小要8mil
150
BGA SOCKET（Through Hole TYPE）
151 4.4.13 Hole size：1.27mm pitch 用0.5mm（20mil）
133 4.4.4 Via Hole 尺寸为20mil
134 4.4.5 POWER 及 GROUND ACCESS 为32mil
135 4.4.6 GRID HOLE及其他ACCESS为45mil
136
GUIDE PIN HOLE（非镀通孔）
137 4.4.7 如图纸有提供HOLE SIZE ，按图纸做
128 4.3 与电原理图网络匹配检查
129 4.4 元件焊盘过孔尺寸检查
130 4.4.1 板厚度≤125mil时，VIA孔（过孔）为25mil
131 4.4.2 板厚度>125mil时，VIA孔（过孔）为32mil
132 4.4.3 对于长方形的PAD ，长的每边15mil ，短的每边有4mil
26 2.19 含贴片器件的PCB，贴片器件所在面的板任选2角各放置一个定位光标
27 2.20 MOUNTING孔（安装孔）是否镀铜（要镀铜）
28 2.21 GUIDE PIN孔（定位孔）是否没镀铜（除另有说明，不要镀铜）
29 2.22 元器件的1脚是否为方PAD
30 2.23 POWER PLANE 分割时是否出现瓶颈
9 2.2 所有器件已经放置到板面
10 2.3 整体布局参照原理功能框图，兼顾美观及电源、地的分割
11 2.4 高、中、低分开放置
PCB评审CHECK LIST
评审人 模块 编号 内容项 1 2 3 4
SCH，PCB同步，库元件最新。走线完 成，DRC消除。 检查器件摆放是否符合结构要求 凸出PCB板边缘器件（如AudioJack） 不会和拼版工艺边干涉 项目中新增加器件的库是否正确， pcb的PartNumber与原理图是否正确 有方向的器件是否都有标示点，有极 性元件的极性是否标有正负极丝印， 是否正确。如芯片1脚、电容、二极 管、三极管、电池的极性。 丝印文字高度不得小于0.5mm，丝印 线宽不得小于0.127mm。BOT面文字需 要镜像.BGA和CSP元件都应有贴片定 NPTH孔周围0.2mm内是否禁止走线。 器件是否远离板边,保证板边有完整 铺 地(机构有特殊要求的器件除外,如天 各个器件之间的距离是否满足最 0.3mm 建议最小线宽线距为0.1mm/0.1mm, BGA pitch为0.5mm时可以在BGA内部 内层局部使用0.075mm/0.075mm的线 宽线距，表层线宽线距不得小于 0.1mm/0.1mm。 相同网络的盲孔(via1-2,via5-6)和 埋孔(via2-5),是否没有重叠,最差只 能 通孔板是否没有通孔落在BB的BGA焊 盘上 HDI板是否没有盲孔(Via1-2,Via5-6) 一半在焊盘上，一半在焊盘外 各Solder Mask开窗区域是否与导线 、过孔重叠 对于ESD器件和滤波电容，要先过器 件再进IC的PIN 表层是否没有长的高速数字走线,否则 会有辐射干扰,影响天线的灵敏度 (LCD BUS,Sensor Bus) 音频线（Speaker，Receiver，Micphone 等）是否进行了差分线、包地处理 多引脚的元器件（如SOIC、QFP 等），引脚焊盘之间的连线，应由焊 盘加引出互连线之后再短接，以免产 生桥接。 不同功能的线,特别是敏感线,是否避 免隔层平行走线 必须对BB芯片进行有效屏蔽，加屏 蔽盖 天线区域的地能否净空
SCH，PCB同步，库元件最新。走线完 成，DRC消除。 检查器件摆放是否符合结构要求 凸出PCB板边缘器件（如AudioJack） 不会和拼版工艺边干涉 项目中新增加器件的库是否正确， pcb的PartNumber与原理图是否正确 有方向的器件是否都有标示点，有极 性元件的极性是否标有正负极丝印， 是否正确。如芯片1脚、电容、二极 管、三极管、电池的极性。 丝印文字高度不得小于0.5mm，丝印 线宽不得小于0.127mm。BOT面文字需 要镜像.BGA和CSP元件都应有贴片定 NPTH孔周围0.2mm内是否禁止走线。 器件是否远离板边,保证板边有完整 铺 地(机构有特殊要求的器件除外,如天 各个器件之间的距离是否满足最 0.3mm 建议最小线宽线距为0.1mm/0.1mm, BGA pitch为0.5mm时可以在BGA内部 内层局部使用0.075mm/0.075mm的线 宽线距，表层线宽线距不得小于 0.1mm/0.1mm。 相同网络的盲孔(via1-2,via5-6)和 埋孔(via2-5),是否没有重叠,最差只 能 通孔板是否没有通孔落在BB的BGA焊 盘上 HDI板是否没有盲孔(Via1-2,Via5-6) 一半在焊盘上，一半在焊盘外 各Solder Mask开窗区域是否与导线 、过孔重叠 对于ESD器件和滤波电容，要先过器 件再进IC的PIN 表层是否没有长的高速数字走线,否则 会有辐射干扰,影响天线的灵敏度 (LCD BUS,Sensor Bus) 音频线（Speaker，Receiver，Micphone 等）是否进行了差分线、包地处理 多引脚的元器件（如SOIC、QFP 等），引脚焊盘之间的连线，应由焊 盘加引出互连线之后再短接，以免产 生桥接。 不同功能的线,特别是敏感线,是否避 免隔层平行走线 必须对BB芯片进行有效屏蔽，加屏 蔽盖 天线区域的地能否净空
手机PCB评审CHECK LIST
PCB评审 CHБайду номын сангаасCK LIST 评审
序号 及 部份 （一） Layout及RF部份 1 是否还有器件没有放入板内 2 是否还有飞线没有LAY完
3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
内容
状态
改善措施
检查器件的摆放位置是否正确，尤其是一些CONN的方向，LED的 方向，按键的排列顺序、SIM卡座的方向等 检查是否有过细的线及线间距存在(<=4MIL) 检查是否存在重叠的孔(尤其是相同网络) 检查是否存在短路，开路等情况，尤其是人为的故意短路 走线或过孔是否被Solder_mask开孔 是否存在本应有Paste_mask而没有或本来不应该有但存在了的焊 盘 电池连接器的VBAT是否与PA、充电电路充分连接，尤其是换层 时的导通孔是否够数 电池连接器的GND是否与主地有充分的连接 音频线（Speaker，Receiver，Micphone）是否进行了差分线 、包地处理 功率线是否做到了阻抗匹配，是否进行了包地处理或与别的走线 距离较远，功率线边上的地是否隔一定距离打了地孔连到主地 功率线上下层是否没有其它的信号线，尤其是没有平行的信号线 时钟线、IQ、RAMP是否已包地处理 时钟芯片肚子下面是否进行了铺地处理，最好不要有数据线，地 址线等横穿 馈点下各层是否镂空，镂空边距馈点边最好有1MM的距离，镂空 区域四周最好能打上地孔以良好接地 IO到充电电路的VCHG线宽是否够，换层时导通孔是否足够 充电电路的VBAT是否直接拉到了电池连接器，PA的VBAT是否也 单独的直接拉到了电池连接器，VBAT的宽度是否足够 各电源线是否遵循了先过电容，再进芯片PIN的原则，或按照原理 图的拓朴结构走线，其宽度是否足够 板边（每层）是否进行了包地，并用接地孔（可以采用盲孔加埋孔 的方式）处理，线到板边的距离至少0.3MM（12MIL） PA、ESD器件、其它带大接地焊盘的器件的接地是否充分，接地 导通孔数量是否充足 各地PIN是否就近接入了主地，要尽量避免一根细线连了多个地 PIN最后才在较远的地方接入主地 尽量避免时钟线与功率线接近，或通过其它路径使时钟信号串入 PA，时钟线要远离PA 注意大面积填充与PIN的连接方式，最好通过“＋”方式与PIN相 连，千万不要与PIN填实连接，BGA内部也要注意，大面积填充最 好不要填到BGA里面去，这些对以后的良好焊接都会有影响 各ESD器件是否真正起到了作用，最好信号线是先过ESD（如 SPARK）再进PIN 检查层属性是否为分割混合。 检查短路线是否已经短路连接。 LED背光是否合理。 检查有贴片要求的特殊元件极性。
序号 及 部份 （一） Layout及RF部份 1 是否还有器件没有放入板内 2 是否还有飞线没有LAY完
3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
内容
状态
改善措施
检查器件的摆放位置是否正确，尤其是一些CONN的方向，LED的 方向，按键的排列顺序、SIM卡座的方向等 检查是否有过细的线及线间距存在(<=4MIL) 检查是否存在重叠的孔(尤其是相同网络) 检查是否存在短路，开路等情况，尤其是人为的故意短路 走线或过孔是否被Solder_mask开孔 是否存在本应有Paste_mask而没有或本来不应该有但存在了的焊 盘 电池连接器的VBAT是否与PA、充电电路充分连接，尤其是换层 时的导通孔是否够数 电池连接器的GND是否与主地有充分的连接 音频线（Speaker，Receiver，Micphone）是否进行了差分线 、包地处理 功率线是否做到了阻抗匹配，是否进行了包地处理或与别的走线 距离较远，功率线边上的地是否隔一定距离打了地孔连到主地 功率线上下层是否没有其它的信号线，尤其是没有平行的信号线 时钟线、IQ、RAMP是否已包地处理 时钟芯片肚子下面是否进行了铺地处理，最好不要有数据线，地 址线等横穿 馈点下各层是否镂空，镂空边距馈点边最好有1MM的距离，镂空 区域四周最好能打上地孔以良好接地 IO到充电电路的VCHG线宽是否够，换层时导通孔是否足够 充电电路的VBAT是否直接拉到了电池连接器，PA的VBAT是否也 单独的直接拉到了电池连接器，VBAT的宽度是否足够 各电源线是否遵循了先过电容，再进芯片PIN的原则，或按照原理 图的拓朴结构走线，其宽度是否足够 板边（每层）是否进行了包地，并用接地孔（可以采用盲孔加埋孔 的方式）处理，线到板边的距离至少0.3MM（12MIL） PA、ESD器件、其它带大接地焊盘的器件的接地是否充分，接地 导通孔数量是否充足 各地PIN是否就近接入了主地，要尽量避免一根细线连了多个地 PIN最后才在较远的地方接入主地 尽量避免时钟线与功率线接近，或通过其它路径使时钟信号串入 PA，时钟线要远离PA 注意大面积填充与PIN的连接方式，最好通过“＋”方式与PIN相 连，千万不要与PIN填实连接，BGA内部也要注意，大面积填充最 好不要填到BGA里面去，这些对以后的良好焊接都会有影响 各ESD器件是否真正起到了作用，最好信号线是先过ESD（如 SPARK）再进PIN 检查层属性是否为分割混合。 检查短路线是否已经短路连接。 LED背光是否合理。 检查有贴片要求的特殊元件极性。
PCB设计检查表-PCB_checklist
Annular Ring：最小要3mil（最好做5mil）
149 150
PAD与PAD的SPACING：最小要8mil BGA SOCKET（Through Hole TYPE）
151 4.4.13 Hole size：1.27mm pitch 用0.5mm（20mil） 152 153 154 1.00mm pitch 用0.35mm（14mil） BGA SOCKET（Through Hole TYPE）
3.62 OP AMP 的输入线路要远离输出线路 3.63 4 4.1 线尽可能不要走入孔的Clearance范围以内（如很难避免时，设计前一定要通 知主管） 其他 DRC检查
119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139
3.53 Critical TRACE（连接CLK的TRACE）以最短原则设计 Critical TRACE（连接CLK的TRACE）间距离是否尽可能远（最小为线边到线边 距离的三倍） Critical TRACE（连接CLK的TRACE）如为ANALOG TRACE ，要加上GUARD LINE 3.55 （屏蔽线） 3.54 3.56 先设计Critical TRACE（时钟信号线），再布其它线 在ANALOG PAD处是否有引线（不应有引线，否则会把ANALOG PAD的GROUND RING 割破） ANALOG PAD在TESTER SIDE时，是否把线布在DEVICE SIDE。（应该布在DEVICE 3.58 SIDE ） TRANSISTORS（三极管），不要把BASE（基极）的连线走在EMITTER和COLLECT 3.59 之间 3.57 3.60 OP AMP（放大器）输入线必须很短，一对输入线等长 3.61 所有反馈（OUTPUT TO INPUT）元件，必须放近OP AMP（放大器），连线越短 越好
PCB检查列表
RF Switch的接地pin是否有就近打VIA到地？是PA的接地Pin是否有用铜皮实铺，并就近打VIA到地？是必须用铜皮实铺，并就近打VIA到地PA芯片的接地PAD是否有打9个或以上的VIA到地？是RF的模块是否远离SDRAM模块？是RF的TX回路元件是否远离RX回路元件？免RF的TX回路必须远离RX回路，避免干扰。
内置天线的限制区内不能有放置任何金属器件否2根内置天线的情况下天线的隔离度是否合理？是需要天线场型图仿真数据RF天线Jack的位置是否合适？是RF Cable 出线与板边垂直时，Jack 不能太靠近板边，否则RF Cable 出线容易与塑胶外壳干涉。
同时RF Cable 出线不能直对螺柱或其它高的器件，否则RF Cable 出线会和螺柱或其它高的器件干涉。
RF天线Jack周围5mm范围内是否有元器件？否 1.RF 天线Jack 需要用烙铁焊接天线，如果周围有SMD 器件，容易被烙铁碰掉，如果有DIP器件，容易档到烙铁，造成焊接困难。
内置天线射频线走线是否远离DSL RX滤波电路？免内置天线及射频线线离RX 滤波电感太近，会影响DSL性能PCB天线离晶体是否足够远？免PCB 天线离晶体太近会影响时钟信号，距离1cm以上检查是否采用了最新的PCBA结构图纸？是将最新的参考文件放在这里。
检查是否按照最新产品需求规格书设计是重点为LED顺序，接口顺序，雷击要求。
检查USB 连接器的缩进方式是否正确？是USB Device 连接器通常与后面板平齐，而USB Host连接器通常内缩到后面板内侧。
检查JTAG和串口连接器的放置是否方便测试？是重复检查特殊连接器件的1pin是否正确？放DATASHEET在这里机构上禁止放置器件的区域是否放置了器件？否禁止放置器件的区域：如螺丝孔禁布区机构上限高的区域是否放置了超高的器件？否限高区域器件要比限高至少矮2mm （必须留这个余量，器件在焊接时会浮高）。
仔细检查大器件的高度限制是否满足要求将大器件高度列示在备注栏确认一些螺丝孔的接地是否正确？如MinPCI插槽，PCMCIA插槽…是否对所有兼容模具进行3D评估是所有I/O接口器件及LED灯的位置是否正确？是特别注意：通常LAN RJ45与LAN LED 灯是平行对应关系。
PCB可制造性设计评审CheckList 18.1.16
PCB设计工艺评审CheckList
产品型号 序号
1 2 3 4 5
开发阶段 评审项目 评审内容
拼版尺寸是否符合要求
工艺担当 评审标准 评审结果
评审日期 不符合说明 改善建议
“波峰焊说明”待追 加
波峰焊要求 32 33 34 35 丝印设计 相邻焊盘间距小于0.7mm时是否加涂 防焊白漆 多排脚器件（如接插件）布局、焊 盘设计是否符合要求 PCB板名、版本号是否符合要求 元器件丝印内容位置是否符合要求 应在焊盘间加涂防焊白漆 以焊盘排列方向平行于进板方向布置器件，在每 排引脚最后一个焊盘增加拖锡焊盘 放置在TOP面上，优先水平放置 1、丝印字符的丝印标志不能被其他元器件覆盖 2、卧装器件在其相应位置有丝印外形 3、若器件投影比器件本身大，需用丝印画出真 实尺寸 相同封装类型元器件的极性丝印标识方式统一、 轮廓清晰、四周无任何干扰且设置在焊盘的外围 对波峰焊过板方向有明确要求的PCB需要标识出 过板方向，需注意拖锡焊盘、阴影效应等 安装孔在PCB上的位置代号建议为“M**” PCB板上需预留一个合理的条码粘贴位置 应留出SMD返修设备加热透能够进行操作的尺 寸，较矮小的器件不应被高大的器件围住 功率大的元器件摆放在利于散热的位置上；热敏 器件应尽量远离高热器件 焊盘直径大于1.5mm 需要在点胶处留出一定的空间 “波峰焊说明”待追 加
6
7
8 9 10 11 12
L50mm×W50mm――L450mm×W320mm 1、四个角需倒45°R角（半径5mm） PCB外形设计是否合理 2、PCB非工艺边两边至少保证一边不能有缺口 考虑板材的利用率、回流焊不容易变形以及分板 拼板方式是否符合要求 方便 工艺边尺寸是否符合要求 工艺边宽度≥5mm+器件超出板边的长度 1、V-CUT连接时两面均需开V型槽，开槽的厚度 拼版要求 工艺边连接设计方式是否合理 为板厚的1/4，角度30°±5° 2、邮票孔连接时孔数7个为一组 1、拼板基准点数量为3个，在板边呈“L”型分 布；基准点外圈距工艺外边3mm 2、单元基准点为每个单元板2个 基准点设计是否合理 3、mark点外围需有反光区域 4、单元基准点周边绿油区域需＞3mm（否则识别 时会误判） 1、引脚间距<0.6mm需设计局部基准点 2、QFP、BGA、PLCC（长*宽大于10*10mm）需设 局部基准点设计是否合理 计局部基准点 3、基准点设置2个，在元件的对角线上，放置完 器件后应可见 避免回流焊阴影效应，距离板边5mm内不应布有 元件布局是否符合过板方向 高度大于5mm的元件 1、不能布置在离板边10mm范围内 密脚器件（引脚间距≤0.5mm）布局 2、钢网需局部加厚的器件8mm范围内禁布密脚器 是否合理 件 当背面有面阵列器件时，不能在正面8mm禁布区 面阵列器件布局是否合理 的投影范围内布吸热较大的器件 1、不允许两个表面贴装的异型引脚器件重叠 器件兼容设计是否符合要求 贴片要求 2、不允许两个器件共用一个焊盘 贴片器件之间的距离是否足够 贴片器件之间的距离≥0.3mm
产品型号 序号
1 2 3 4 5
开发阶段 评审项目 评审内容
拼版尺寸是否符合要求
工艺担当 评审标准 评审结果
评审日期 不符合说明 改善建议
“波峰焊说明”待追 加
波峰焊要求 32 33 34 35 丝印设计 相邻焊盘间距小于0.7mm时是否加涂 防焊白漆 多排脚器件（如接插件）布局、焊 盘设计是否符合要求 PCB板名、版本号是否符合要求 元器件丝印内容位置是否符合要求 应在焊盘间加涂防焊白漆 以焊盘排列方向平行于进板方向布置器件，在每 排引脚最后一个焊盘增加拖锡焊盘 放置在TOP面上，优先水平放置 1、丝印字符的丝印标志不能被其他元器件覆盖 2、卧装器件在其相应位置有丝印外形 3、若器件投影比器件本身大，需用丝印画出真 实尺寸 相同封装类型元器件的极性丝印标识方式统一、 轮廓清晰、四周无任何干扰且设置在焊盘的外围 对波峰焊过板方向有明确要求的PCB需要标识出 过板方向，需注意拖锡焊盘、阴影效应等 安装孔在PCB上的位置代号建议为“M**” PCB板上需预留一个合理的条码粘贴位置 应留出SMD返修设备加热透能够进行操作的尺 寸，较矮小的器件不应被高大的器件围住 功率大的元器件摆放在利于散热的位置上；热敏 器件应尽量远离高热器件 焊盘直径大于1.5mm 需要在点胶处留出一定的空间 “波峰焊说明”待追 加
6
7
8 9 10 11 12
L50mm×W50mm――L450mm×W320mm 1、四个角需倒45°R角（半径5mm） PCB外形设计是否合理 2、PCB非工艺边两边至少保证一边不能有缺口 考虑板材的利用率、回流焊不容易变形以及分板 拼板方式是否符合要求 方便 工艺边尺寸是否符合要求 工艺边宽度≥5mm+器件超出板边的长度 1、V-CUT连接时两面均需开V型槽，开槽的厚度 拼版要求 工艺边连接设计方式是否合理 为板厚的1/4，角度30°±5° 2、邮票孔连接时孔数7个为一组 1、拼板基准点数量为3个，在板边呈“L”型分 布；基准点外圈距工艺外边3mm 2、单元基准点为每个单元板2个 基准点设计是否合理 3、mark点外围需有反光区域 4、单元基准点周边绿油区域需＞3mm（否则识别 时会误判） 1、引脚间距<0.6mm需设计局部基准点 2、QFP、BGA、PLCC（长*宽大于10*10mm）需设 局部基准点设计是否合理 计局部基准点 3、基准点设置2个，在元件的对角线上，放置完 器件后应可见 避免回流焊阴影效应，距离板边5mm内不应布有 元件布局是否符合过板方向 高度大于5mm的元件 1、不能布置在离板边10mm范围内 密脚器件（引脚间距≤0.5mm）布局 2、钢网需局部加厚的器件8mm范围内禁布密脚器 是否合理 件 当背面有面阵列器件时，不能在正面8mm禁布区 面阵列器件布局是否合理 的投影范围内布吸热较大的器件 1、不允许两个表面贴装的异型引脚器件重叠 器件兼容设计是否符合要求 贴片要求 2、不允许两个器件共用一个焊盘 贴片器件之间的距离是否足够 贴片器件之间的距离≥0.3mm
PCB原理图Checklist检查表
PCB原理图Checklist检查表类别描述检视规则原理图需要进行检视，提交集体检视是需要完成自检，确保没有低级问题。
检视规则原理图要和公司团队和可以邀请的专家一起进行检视。
检视规则第一次原理图发出进行集体检视后所有的修改点都需要进行记录。
检视规则正式版本的原理图在投板前需要经过经理的审判。
差分网络原理图中差分线的网络，芯片管脚处的P 和N 与网络命令的P 和N 应该一一对应。
单网络原理图中所有单网络需要做一一确认。
空网络原理图中所有空网络需要做一一确认。
1、原理图绘制中要确认网格设置是否一致。
2、原理图中没有网格最小值设置不一致造成网络未连接的情况。
网络属性确认网络是全局属性还是本地属性1、原理图中器件的封装与手册一致。
2、原理图器件是否是标准库的symbol 。
绘制要求原理图中器件的封装与手册一致。
指示灯设计默认由电源点亮的指示灯和由MCU 点灭的指示灯，便于故障时直观判断电源问题还是MCU 问题网口连接器确认网口连接器的开口方向、是否带指示灯以及是否带PoE 网口变压器确认变压器选型是否满足需求，比如带PoE 按键确认按键型号是直按键还是侧按键电阻上下拉同一网络避免重复上拉或者下拉OD 门芯片的OD 门或者OC 门的输出管脚需要上拉匹配高速信号的始端和末端需要预留串阻三极管三极管电路需要考虑通流能力可测试性在单板的关键电路和芯片附近增加地孔，便于测试连接器防呆连接器选型时需要选择有防呆设计的型号仿真低速时钟信号，一驱动总线接口下挂器件的驱动能力、匹配方式、接口时序必须经过仿真确认，例如MDC/MDIO 、IIC 、PCI 、Local bus 仿真电路中使用电感、电容使用合适Q 值，可以通过仿真。
时序确认上电时序是否满足芯片手册和推荐电路要求。
时序确认下电时序是否满足芯片手册和推荐电路要求。
时序确认复位时序是否满足芯片手册和推荐电路要求。
复位开关单板按键开关设计，要防止长按按键，单板挂死问题，建议按键开关设计只产生一段短脉宽低电平。
PCB-SMT-DFM-检查表
元器件
易损件
易损件是否有效防呆保护（如玻璃封装芯片是否在 屏蔽盖内)，是否导入点胶保护
返修性
选用器件是否有返修性（麦克、大规格屏蔽件）
a 6级潮湿敏感器件（SMT控制环境下，开封使用周 期小于6H) 元件规格书特殊工艺要求 b 最高炉温或温区时间特殊工艺要求 c 吸着位置特殊标注器件 d 禁止二次回流焊器件
PCB SMT DFM CHECKLIST
评估组员：
日期
Model： 类别
设备参数
项目 nozzle适用性 可贴元件大小 可贴元件高度 托盘材料适用性 FEEDER适用性
手贴料 尺寸限制
工艺边
试产阶段：
客户：
描述
评估结 果
非标元件
0201---
45*45(mm) 小于等于
12mm 可贴片性，
换料频次 卷装56mm以
Chip元件焊盘设计
a 对称性——两端焊盘必须对称，才能保证熔融焊 锡表面张力平衡。 b 焊盘间距——确保元件端头或引脚与焊盘恰当的 搭接尺寸。 c 焊盘剩余尺寸——搭接后的剩余尺寸必须保证焊 点能够形成弯月面。 d 焊盘宽度——应与元件端头或引脚的宽度基本一 致。
SOP、QFN、QFPຫໍສະໝຸດ 最基本原则：焊盘中心距等于引脚中心距
0.4PITCH连接器 焊盘宽0.23 ，完整阻焊开窗设计
焊盘及阻焊层设计NSMD与 SMD焊盘
要求使用NMSD,特别是BGA产品可靠性优势明显
耐温特性
SMT器件整体能承受260度，10秒高温无质量问题
温敏器件
包装方式是否符合MSD要求
共面性
表面贴装器件管脚共面小于0.1mm
重量
考滤吸着真空稳定性及二次回流掉件
PCB工艺Check List
PCB工艺check list（投板及 版本:V1.1 PCB文件的版本号: 检查类 序号 检查项
1 PCB资料是否完善
制板文件
2 工艺要求
3 管脚小于0.5mm的IC，及精密BGA 4 chip器件焊盘要对称 器件封装 5 表贴器件焊盘与器件管脚 6 极性器件极性标识 7 8 9 10 11 12 安装螺钉或垫圈的周围 最小线宽线距 最小孔径 焊盘间距，以及元器件间距 导线或铜皮到板边距离 机械固定孔到板边距离 个别元器件焊盘阻焊设计焊接风险
1)板名正确，版本正确 2)板厚/铜厚是否符合要求 3)层压顺序已正确标注 4)特殊层厚/阻抗表述规范 5)需PCB厂家给拼板的，以及拼板方式，需在制板文件中说明 应在元件对角线附近增加mark框 0805、0603、0402元件焊盘两端热容量一致,焊盘要对称(接地焊盘散热,降低立 碑风险) 表贴件焊盘至少要比表贴元件管脚外方向长出0.2mm，便于生产和检验 PCB板的元件库中的第一脚标识或极性标识应在元件外形之外，以便元件焊接后 能直观地看出元件第一脚的标识与PCB板上元件焊盘第一脚标识是否相对应。 安装螺钉或垫圈的周围不应有可能引起短路的走线、过孔或铜皮 线宽线距尽量做到6mil以上,孔径大于0.3mm. 大于等于0.2mm 建议0.5mm，最小要0.3mm 建议3.0mm以上 例如插件晶振，是否加垫片，如不加垫片要在晶振本体下焊盘加阻焊
审核人：
审核日期 33 两个弯折位置间距 34 哪些器件可以放置在FPC上以及增加补强
FPC 35 器件至弯折处间距
36 37 38 39 40 其他特殊要求检查
器件或走线距离定位孔 FPC线宽线距 SMT贴片 细手指设计 对接口部分的控制要求（毛刺、公差）
其他特殊要求检查 41 备注
1 PCB资料是否完善
制板文件
2 工艺要求
3 管脚小于0.5mm的IC，及精密BGA 4 chip器件焊盘要对称 器件封装 5 表贴器件焊盘与器件管脚 6 极性器件极性标识 7 8 9 10 11 12 安装螺钉或垫圈的周围 最小线宽线距 最小孔径 焊盘间距，以及元器件间距 导线或铜皮到板边距离 机械固定孔到板边距离 个别元器件焊盘阻焊设计焊接风险
1)板名正确，版本正确 2)板厚/铜厚是否符合要求 3)层压顺序已正确标注 4)特殊层厚/阻抗表述规范 5)需PCB厂家给拼板的，以及拼板方式，需在制板文件中说明 应在元件对角线附近增加mark框 0805、0603、0402元件焊盘两端热容量一致,焊盘要对称(接地焊盘散热,降低立 碑风险) 表贴件焊盘至少要比表贴元件管脚外方向长出0.2mm，便于生产和检验 PCB板的元件库中的第一脚标识或极性标识应在元件外形之外，以便元件焊接后 能直观地看出元件第一脚的标识与PCB板上元件焊盘第一脚标识是否相对应。 安装螺钉或垫圈的周围不应有可能引起短路的走线、过孔或铜皮 线宽线距尽量做到6mil以上,孔径大于0.3mm. 大于等于0.2mm 建议0.5mm，最小要0.3mm 建议3.0mm以上 例如插件晶振，是否加垫片，如不加垫片要在晶振本体下焊盘加阻焊
审核人：
审核日期 33 两个弯折位置间距 34 哪些器件可以放置在FPC上以及增加补强
FPC 35 器件至弯折处间距
36 37 38 39 40 其他特殊要求检查
器件或走线距离定位孔 FPC线宽线距 SMT贴片 细手指设计 对接口部分的控制要求（毛刺、公差）
其他特殊要求检查 41 备注
PCB Layout布局布线 Checklist检查表
35
PCB布线与布局
向，以减少不必要的层间窜扰；当由于板结构限制（如某些背板）难以避 免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，
用地信号线隔离各信号线；
36
PCB布线与布局
不允许出现一端浮空的布线，为避免“天线效应”。
阻抗匹配检查规则：同一网格的布线宽度应保持一致，线宽的变化会造成
30
PCB布线与布局
单层PCB：地线至少保持1.5mm宽，跳线和地线宽度的改变应保持最低
31
PCB布线与布局
双层PCB：优先使用地格栅/点阵布线，宽度保持1.5mm以上。或者把地放 在一边，信号电源放在另一边
32
PCB布线与布局
保护环：用地线围成一个环形，将保护逻辑围起来进行隔离
PCB电容：多层板上由于电源面和地面绝缘薄层产生了PCB电容。其优点
时钟布线经连接器输出时，连接器上的插针要在时钟线插针周围布满接地
插让针模拟和数字电路分别拥有自己的电源和地线通路，在可能的情况下，应
5
PCB布线与布局
尽量加宽这两部分电路的电源与地线或采用分开的电源层与接地层，以便
减小电源与地线回路的阻抗，减小任何可能在电源与地线回路中的干扰电
压单独工作的PCB的模拟地和数字地可在系统接地点附近单点汇接，如电源
应（改善瞬态响应时间）。
22
PCB布线与布局
旁路电容靠近电源输入处放置
23
PCB布线与布局
去耦电容置于电源输入处。尽可能靠近每个IC
PCB基本特性 阻抗：由铜和横切面面积的质量决定。具体为：1盎司0.49 毫欧/单位面积
电容：C=EoErA/h，Eo：自由空间介电常数，Er：PCB基体介电常数，
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
9.
母板与子板，单板与背板，确认信号对应，位置对应，连接器方向及丝印标识正确，且子 板上的器件不应产生干涉
10.
元器件是否100% 放置
11.
打开器件TOP和BOTTOM层的place-bound， 查看重叠引起的DRC是否允许
12.
Mark点是否足够且必要
13.
较重的元器件，应该布放在靠近PCB支撑点或支撑边的地方，以减少PCB的翘曲
文件齐套 标准化
光绘
137. 138. 139. 140. 141. 142. 143. 144. 145. 146. 147. 148.
阶段
项目
资料输入阶段
器件检查
布局后检查阶段 功能检查
பைடு நூலகம்
序号
检查内容
在流程上接收到的资料是否齐全（包括：原理图、*.brd文件、料单、PCB设计说明以及PC
1.
求说明、工艺设计说明文件）
2.
确认PCB模板是最新的
3.
确认模板的定位器件位置无误
4.
PCB设计说明以及PCB设计或更改要求、标准化要求说明是否明确
接口相关的器件尽量靠近接口放置，背板总线驱动器尽量靠近背板连接器放置
19.
波峰焊面的CHIP器件是否已经转换成波峰焊封装，
20.
手工焊点是否超过50个
21.
在PCB上轴向插装较高的元件，应该考虑卧式安装。留出卧放空间。并且考虑固定方式，如
22.
需要使用散热片的器件，确认与其它器件有足够间距，并且注意散热片范围内主要器件的
14.
与结构相关的器件布好局后最好锁住，防止误操作移动位置
15.
压接插座周围5mm范围内，正面不允许有高度超过压接插座高度的元件，背面不允许有元件
16.
确认器件布局是否满足工艺性要求（重点关注BGA、PLCC、贴片插座）
17.
金属壳体的元器件，特别注意不要与其它元器件相碰，要留有足够的空间位置
18.
84.
85. 86. 87. 88. 89. 90. 91. 92. 93. 94. 95. 96. 97. 98. 99.
100.
101.
如果电源/地平面有分割，尽量避免分割开的参考平面上有高速信号的跨越。 确认电源、地能承载足够的电流。过孔数量是否满足承载要求,（估算方法：外层铜厚1o 线宽，短线电流加倍） 对于有特殊要求的电源，是否满足了压降的要求 为降低平面的边缘辐射效应，在电源层与地层间要尽量满足20H原则。（条件允许的话，电 如果存在地分割，分割的地是否不构成环路？ 相邻层不同的电源平面是否避免了交叠放置？ 保护地、-48V地及GND的隔离是否大于2mm？ -48V地是否只是-48V的信号回流，没有汇接到其他地？如果做不到请在备注栏说明原因。 靠近带连接器面板处是否布10~20mm的保护地，并用双排交错孔将各层相连？ 电源线与其他信号线间距是否距离满足安规要求？ 金属壳体器件和散热器件下，不应有可能引起短路的走线、铜皮和过孔 安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔 设计要求中预留位置是否有走线 非金属化孔内层离线路及铜箔间距应大于0.5mm（20mil），外层0.3mm（12mil）,单板起 间距应大于2mm（80mil） 铜皮和线到板边 推荐为大于2mm 最小为0.5mm 内层地层铜皮到板边 1 ~ 2 mm， 最小为0.5mm 对于两个焊盘安装的CHIP元件（0805及其以下封装），如电阻、电容，与其焊盘连接的印 称引出，且与焊盘连接的印制线必须具有一样的宽度，对于线宽小于0.3mm(12mil)的引出 与较宽印制线连接的焊盘，中间最好通过一段窄的印制线过渡？（0805及其以下封装） 线路应尽量从SOIC、PLCC、QFP、SOT等器件的焊盘的两端引出 器件位号是否遗漏，位置是否能正确标识器件 器件位号是否符合公司标准要求 确认器件的管脚排列顺序， 第1脚标志，器件的极性标志，连接器的方向标识的正确性 母板与子板的插板方向标识是否对应 背板是否正确标识了槽位名、槽位号、端口名称、护套方向 确认设计要求的丝印添加是否正确 确认已经放置有防静电和射频板标识（射频板使用） 确认PCB编码正确且符合公司规范 确认单板的PCB编码位置和层面正确（应该在A面左上方,丝印层） 确认背板的PCB编码位置和层面正确（应该在B右上方,外层铜箔面） 确认有条码激光打印白色丝印标示区 确认条码框下面没有连线和大于0.5mm导通孔 确认条码白色丝印区外20mm范围内不能有高度超过25mm的元器件 在回流焊面，过孔不能设计在焊盘上。（正常开窗的过孔与焊盘的间距应大于0.5mm （2 盘的间距应大于0.1 mm （4mil），方法：将Same Net DRC打开，查DRC，然后关闭Same N 过孔的排列不宜太密，避免引起电源、地平面大范围断裂
5.
确认外形图上的禁止布放器件和布线区已在PCB模板上体现
6.
比较外形图，确认PCB所标注尺寸及公差无误, 金属化孔和非金属化孔定义准确
7.
确认PCB模板准确无误后最好锁定该结构文件，以免误操作被移动位置
8.
确认所有器件封装是否与公司统一库一致，是否已更新封装库（用viewlog检查运行结果） Symbols
34. 热
35.
36.
37. 电源
38.
39.
40.
41.
规则设置
42.
43.
44.
45.
46. 数模
47.
48.
49.
50.
51.
52.
53. 时钟和高速部分
54.
55.
56.
57.
58.
59. 60. 61. 62. EMC与可靠性 63.
64.
65. 66. 67.
对热敏感的元件（含液态介质电容、晶振）尽量远离大功率的元器件、散热器等热源 布局是否满足热设计要求，散热通道（根据工艺设计文件来执行） 是否IC电源距离IC过远 LDO及周围电路布局是否合理 模块电源等周围电路布局是否合理 电源的整体布局是否合理 是否所有仿真约束都已经正确加到Constraint Manager中 是否正确设置物理和电气规则（注意电源网络和地网络的约束设置） Test Via、Test Pin的间距设置是否足够 叠层的厚度和方案是否满足设计和加工要求 所有有特性阻抗要求的差分线阻抗是否已经经过计算，并用规则控制 数字电路和模拟电路的走线是否已分开，信号流是否合理 A/D、D/A以及类似的电路如果分割了地，那么电路之间的信号线是否从两地之间的桥接点 必须跨越分割电源之间间隙的信号线应参考完整的地平面。 如果采用地层设计分区不分割方式，要确保数字信号和模拟信号分区布线。 高速信号线的阻抗各层是否保持一致 高速差分信号线和类似信号线，是否等长、对称、就近平行地走线？ 确认时钟线尽量走在内层 确认时钟线、高速线、复位线及其它强辐射或敏感线路是否已尽量按3W原则布线 时钟、中断、复位信号、百兆/千兆以太网、高速信号上是否没有分叉的测试点？ LVDS等低电平信号与TTL/CMOS信号之间是否尽量满足了10H（H为信号线距参考平面的高度 时钟线以及高速信号线是否避免穿越密集通孔过孔区域或器件引脚间走线？
浪涌抑制器件对应的信号走线是否在表层短且粗？ 确认电源、地层无孤岛、无过大开槽、无由于通孔隔离盘过大或密集过孔所造成的较长的 道狭窄现象 是否在信号线跨层比较多的地方，放置了地过孔（至少需要两个地平面）
布线后检查阶段
电源和地
禁布区 焊盘出线
丝印 编码/条码
过孔
68.
69.
70. 71. 72. 73. 74. 75. 76. 77. 78. 79. 80. 81. 82. 83.
出加工文件
过孔
大面积铜箔 测试点 DRC
光学定位点 阻焊检查 钻孔图 光绘
102. 103. 104. 105.
106.
107. 108. 109. 110. 111. 112. 113. 114. 115. 116. 117. 118. 119. 120. 121. 122. 123. 124. 125. 126. 127.
23.
数模混合板的数字电路和模拟电路器件布局时是否已经分开，信号流是否合理
24.
A/D转换器跨模数分区放置。
25.
时钟器件布局是否合理
26.
高速信号器件布局是否合理
27.
端接器件是否已合理放置（源端匹配串阻应放在信号的驱动端；中间匹配的串阻放在中间 信号的接收端）
28.
IC器件的去耦电容数量及位置是否合理
128.
129. 130. 131. 132. 133. 134. 135. 136.
钻孔的过孔孔径最好不小于板厚的1/10 器件布放率是否100%，布通率是否100%（没有达到100%的需要在备注中说明） Dangling线是否已经调整到最少，对于保留的Dangling线已做到一一确认； 工艺科反馈的工艺问题是否已仔细查对 对于Top、bottom上的大面积铜箔，如无特殊的需要，应用网格铜[单板用斜网，背板 mil）、间距0.5mm （20mil）] 大面积铜箔区的元件焊盘，应设计成花焊盘，以免虚焊；有电流要求时，则先考虑加宽花 大面积布铜时，应该尽量避免出现没有网络连接的死铜（孤岛） 大面积铜箔还需注意是否有非法连线，未报告的DRC 各种电源、地的测试点是否足够（每2A电流至少有一个测试点） 确认没有加测试点的网络都是经确认可以进行精简的 确认没有在生产时不安装的插件上设置测试点 Test Via、Test Pin是否已Fix（适用于测试针床不变的改板） Test via 和Test pin 的Spacing Rule应先设置成推荐的距离，检查DRC，若仍有DRC存在 打开约束设置为打开状态，更新DRC，查看DRC中是否有不允许的错误 确认DRC已经调整到最少，对于不能消除DRC要一一确认； 确认有贴装元件的PCB面已有光学定位符号 确认光学定位符号未压线（丝印和铜箔走线） 光学定位点背景需相同，确认整板使用光学点其中心离边≥5mm 确认整板的光学定位基准符号已赋予坐标值（建议将光学定位基准符号以器件的形式放置 数值。 管脚中心距<0.5mm的IC，以及中心距小于0.8 mm（31 mil）的BGA器件，应在元件对角线附 确认是否有特殊需求类型的焊盘都正确开窗（尤其注意硬件的设计要求） BGA下的过孔是否处理成盖油塞孔 除测试过孔外的过孔是否已做开小窗或盖油塞孔 光学定位点的开窗是否避免了露铜和露线 电源芯片、晶振等需铜皮散热或接地屏蔽的器件，是否有铜皮并正确开窗。由焊锡固定的 面积扩散 Notes的PCB板厚、层数、丝印的颜色、翘曲度，以及其他技术说明是否正确 叠板图的层名、叠板顺序、介质厚度、铜箔厚度是否正确；是否要求作阻抗控制，描述是 光绘文件名是否一致 将设置表中的Repeat code 关掉，钻孔精度应设置为2－5 孔表和钻孔文件是否最新 （改动孔时，必须重新生成） 孔表中是否有异常的孔径，压接件的孔径是否正确；孔径公差是否标注正确 要塞孔的过孔是否单独列出，并标注“filled vias” 光绘文件输出尽量采用RS274X格式，且精度应设置为5：5 art_aper.txt 是否已最新（274X可以不需要） 输出光绘文件的log文件中是否有异常报告 负片层的边缘及孤岛确认