《计数器设计》课件
4进制计数器设计
湖南人文科技学院课程设计报告课程名称：电子技术基础课程设计设计题目：24进制数字电子钟时计器、译码显示电路系别：专业：班级：学生姓名:学号：起止日期: 2009/06/01————2009/06/18 指导教师:教研室主任：摘要24进制数字钟是一种用数字电路技术实现时计时的装置，与机械式时钟相比具有更高的准确性和直观性。
此次设计与制作24进制电子数字钟时计数、译码、显示电路需要了解组合逻辑电路和时序逻辑电路；了解集成电路的引脚安排；了解各种时计数、译码芯片的逻辑功能及使用方法；了解数字钟的原理。
本次设计是基于24进制电子数字钟的原理，实现具有24进制清零功能的电子钟，它主要由脉冲、10进制加法器74LS160、译码器74LS48、共阴极LED数码管等四个模块构成。
脉冲本利用555设计一个多谐振荡器，但由于制板受单面板限制，故撤销了555设计的多谐振荡器，而直接由实验室提供脉冲。
各功能模块在QuartusⅡ软件中先由VHDL语言描述出，然后将其打包成可调用的元件，再利用原理图输入法将各模块按功能连接起来就得到顶层文件的原理图。
这时，再进行时序仿真、引脚锁定和嵌入逻辑分析仪之后，就编译下载至硬件中，选择正确的模式和各种设置后即可实现这次设计所要求的功能。
关键词：加法器;译码器;显示数码管目录设计要求 (1)前言 (1)1.方案论证与对比 (2)1.1方案一 (2)1.2方案二 (2)1.3两种方案的对比 (3)2、各功能模块设计 (3)2.1计数器电路 (3)2.2译码驱动电路 (5)2.3共阴极七段数码管显示器 (6)3、调试与操作说明 (8)3.1电路仿真效果图 (8)3.2P ROTEL电路印刷板原理图及印刷板制版电路图 (9)3.3实际电路系统的制作及测试 (10)3.4电路板的测试情况、参数分析与实际效果 (10)4、心得与体会 (11)5、元器件及仪器设备明细..............................6、参考文献..........................................7、致谢..............................................24进制电子数字钟时计数、译码器、显示电路设计要求时间以24秒为一个周期，具有自动清零功能。
二进制计数器设计
二进制计数器设计一、需求分析计数范围：设计一个二进制计数器，要求计数范围从0到N-1（N为二进制数的位数）。
计数方式：计数器应具有加法计数和减法计数两种方式。
控制信号：计数器应接收一个控制信号，用于选择计数方式。
显示输出：计数器的当前计数值应能够通过数码管或其他显示设备输出。
二、逻辑设计触发器选择：选择D触发器作为计数器的核心元件。
D触发器具有在时钟脉冲上升沿或下降沿时存储数据的特点，适合用于二进制计数器的设计。
二进制编码：采用二进制编码表示计数值。
每个触发器存储一位二进制数，所有触发器串联起来即可表示一个完整的二进制数。
控制逻辑电路：设计控制逻辑电路，接收控制信号，根据控制信号选择计数方式。
同时，控制逻辑电路还需产生时钟脉冲信号，用于触发D触发器进行数据存储。
计数器状态：定义计数器的初始状态为0，每次计数操作后，根据计数方式和当前状态确定下一个状态。
若当前状态为0，则加法计数时下一个状态为1，减法计数时下一个状态为N-1；若当前状态为N-1，则加法计数时下一个状态为0，减法计数时下一个状态为N-2。
三、触发器选择选择D触发器作为核心元件，因为D触发器具有在时钟脉冲上升沿或下降沿时存储数据的特点，适合用于二进制计数器的设计。
根据计数的需求，可以选择同步D触发器或异步D触发器。
同步D触发器具有时钟控制的特点，而异步D 触发器则没有时钟控制。
根据实际需求选择合适的触发器类型。
四、二进制编码采用二进制编码表示计数值。
每个触发器存储一位二进制数，所有触发器串联起来即可表示一个完整的二进制数。
根据设计需求确定二进制数的位数N，然后选择合适的触发器数量和连接方式。
同时，需要设计控制电路以实现二进制数的动态编码和解码。
五、控制逻辑电路设计控制逻辑电路是实现二进制计数器的重要环节。
该电路接收控制信号，根据控制信号选择计数方式（加法计数或减法计数）。
同时，控制逻辑电路还需产生时钟脉冲信号，用于触发D触发器进行数据存储。
《数字电路计数器》PPT课件
74LS90的级联扩展
2. 同步级联 这种方式一般是把各计数器的CP端连在一起接统一的
时钟脉冲，而低位计数器的进位输出送高位计数器的计数控 制(使能)端。
15.3.2 任意进制计数器的构成方法
集成计数器可以加适当反馈电路后构成任意模值计数器。
设计数器的最大计数值为N，若要得到一个模值为M(＜ N)的计数器，则只要在N进制计数器的顺序计数过程中， 设法使之跳过(N-M)个状态，只在M个状态中循环就可以了。 通常MSI计数器都有清0、置数等多个控制端，因此实现模 M计数器的基本方法有两种：
工作波形
0111
0110
0101
0100
0011
CP Q0 Q1 Q2 Q3
用反馈置数法构成九进制加法 计数器(2)
1
ET Q0 Q1 Q2 Q3 CO
1 EP
74LS161
CP ＞CP CR D0 D1 D2 D3 LD
1
11 10
LD CO
4位二进制计数器状态表
计数顺序
电路状态
Q3
Q2
Q1
0 0 000
X 0 X 计数状态
X0 X 0
情况一：计数时钟先进入CP0时的计数编码。
Q3
CP
Q0
CP0 2
CP1
Q2 5
Q1
Q3 Q2 Q1 CP1 Q0
000
0
000
1
001
0
001
1
十进 制数
0 1 2 3
Q3 Q2 Q1
000 001 010 011 100
010 010 011 011 100 100 000
04 15 06 17 08 19 00
30秒倒数计时器设计课件
一．实验目的理解倒计时器工作原理，实现以中小规模集成电路设计计时器的方法，它是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
它是由时钟脉冲产生电路、计数电路、译码驱动及显示电路、报时电路及电源电路组成。
时钟脉冲采用555定时器构成多谐振荡电路产生，通过EDA软件Multisim10绘制了电子电路仿真原理图，并进行仿真，同时用万能板焊接制作了硬件实现电路。
二．系统原理框图图1系统原理框图一．1秒脉冲发生器：秒脉冲信号发生器需要产生一定精度和幅度的矩形波信号。
实现这样矩形波的方法很多，可以由非门和石英振荡器构成，可由单稳态电路构成，可以由施密特触发器构成，也可以由555点哭构成等。
不同的电路队矩形波频率的精度要求不同，由此可以选用不同电路结构的脉冲信号发生器。
本实验中由于脉冲信号作为计数器的计时脉冲，其精度直接影响计数器的精度，因此要求脉冲信号有比较高的精度。
一般情况下，要做出一个精度比较高的频率很低的振荡器有一定的难度工程上解决这一问题的办法就是先做一个频率比较高的矩形波震荡器，然后将其输出信号通过计数器进行多级分项，就可以得到频率比较低精度比较高的脉冲信号发生器，其精度取决于振荡器的精度和分级项数。
2．30秒减法计数器： 30秒减法计数器采用74LS192设计，74LS192是十进制同步加法|减法计数器，采用8421BCD码编码，具有直接清零异步置数功能。
3.控制电路按照系统的要求，电路应该完成以下4个功能；1）当操作直接清零按键时，要求计数器清零。
2）当启动按键闭合时，控制电路应封锁时钟信号CP（秒脉冲信号），同时计数器完成置数功能，显示器显示30秒字样。
当启动按键释放时，计数器开始减法计数。
3）当暂停连续开关处于暂停状态时，控制电路封锁计数脉冲，计数器停止计数，显示器显示原来的数，而且保持不变，当暂停连续开关处于连续状态时，计数器正常计数，另外，外部操作开关都应该采取消抖措施，以防止机械抖动造成电路工作不稳定。
计时器与计数器的制作PPT课件
四、按所设计的电路去选择、测试好元器件、并装配成为 产品
五、调试好产品的技术指标 六、若组装时，产品出现故障，需要依据所学知识独立思
考、找出问题的根源，并排除产品的故6
计时器与计数器的制作
1、电路的制作 2、电路的基本功能 3、电路的原理 4、电路的装配与调试 5、故障分析及排除 6、课程设计总结
制作流程制制作流程作流程：
焊接数码显示管 CD4511译码管 74LS192加法芯片 独立的一部分就是4060芯片即发出一赫兹脉冲的函数信号发生器部
分， 焊接用555定时器构成的光敏电阻部分 最后用开关相连接。
Page 8
焊接数码显示管
共阴极数码管，中间两个导通，然后用万用表进行测量。一个端子连 其中一个引脚，另一个端子则连接相应的引脚，看哪一段亮灯，该引 脚即为相应的一段。
Page 10
74LS192加法芯片
74LS192是双时钟方式的十进制可逆计数器。(bcd,二进制)。 ◆ CPU为加计数时钟输入端，CPD为减计数时钟输入端。 ◆ LD为预置输入控制端，异步预置。 ◆ CR为复位输入端，高电平有效，异步清除。 ◆ CO为进位输出：1001状态后负脉冲输出， ◆ BO为借位输出：0000状态后负脉冲输出
5、用CD4060制作1HZ的脉冲时，必须根据它的数据手册进行，然 后计算出相应的电阻和电容的数值。
6、用555和光敏电阻制作脉冲时，不可能一次性的得到合适的脉冲， 所以需要与光敏电阻串联一电位器进行分压，以使得555的2端（低 电平触发端）和6端（高电平触发端）在有光和无光的条件下，得到 合适的电压，形成脉冲，进行灵敏的计数。
3、在计数过程中，若发光二极管一直不工作，先检查555定时器输 出端的电压是否正常；若正常，则可能二极管本身有故障，也有可能 因为电流过大，烧坏了二极管。所以二极管必须串联一电阻。
计数器与定时器教学课件PPT
CLK 2 GATE 2 OUT 2
引脚
D7~D0：8位、双向、三态数据线，直接和系统 数据总线相连。读/写16位数据则分两次进行。
CS：片选信号，低电平有效。 RD，WR：读信号，写信号，低电平时有效。 A1，A0：8253端口选择线。00~10分别选择计
《微机原理与接口》教学课件
方式5 硬件触发选通信号
-WR
写入 写入 方式5 4
写入 3
CLK
GATE
OUT
4321 0
3 2 13 2 10
▪ GATE：触发作用
触发
重触发：装计数值
《微机原理与接口》教学课件
6、方式5： 硬件触发选通信号
在这种方式下，设置了控制字后，输出为 高。在设置了计数值后，计数器并不立即 开始计数，而是由门控脉冲的上升沿触发 启动。当计数到0时，输出变低，经过一 个CLK脉冲，输出恢复为高，停止计数。 要等到下次门控脉冲的触发才能再计数
OUT端随着工作方式的不同和当前计数状态的 不同，一定有电平输出变化，而且输出变化均 发生在CLK的下降沿。OUT的输出波形在写控 制字之前为未定态，在写了控制字之后到计数 之前为计数初态，再之后有计数态、暂停态、 结束态等。
对于给定的工作方式，门控信号GATE的触发条 件是有具体规定的，或电平触发，或边沿触发， 或两者均可
《微机原理与接口》教学课件
各种工作方式的输出波形
方式 0 方式 1 方式 2 方式 3 方式 4 方式 5
0
N0
N
1 0/N
N0 10
N N/2 0/N N/2 0
N N 01
01 N 01
《微机原理与接口》教学课件
计数器课程设计
计数器 课程设计一、课程目标知识目标：1. 学生能理解计数器的概念，掌握计数器的基本使用方法。
2. 学生能够运用计数器进行100以内的数的计数和基数认识。
3. 学生了解计数器在生活中的应用，认识到数学与日常生活的密切联系。
技能目标：1. 学生通过操作计数器，培养动手操作能力和观察能力。
2. 学生能够运用计数器进行数的分解和组合，提高问题解决能力。
3. 学生通过小组合作活动，培养团队协作能力和沟通能力。
情感态度价值观目标：1. 学生在学习过程中，培养对数学的兴趣和好奇心，激发学习热情。
2. 学生通过计数器的使用，感受数学的实用性和趣味性，增强自信心。
3. 学生在小组活动中，学会尊重他人意见，培养合作精神，形成积极向上的学习态度。
课程性质：本课程为小学一年级数学课程，以计数器为教学工具，帮助学生直观地理解数的概念。
学生特点：一年级学生好奇心强，活泼好动，注意力集中时间较短，喜欢动手操作和游戏。
教学要求：教师应以学生为主体，注重启发式教学，让学生在操作实践中掌握知识，培养技能，提高情感态度价值观。
教学过程中要关注学生的个体差异，因材施教，确保每个学生都能达到课程目标。
通过分解课程目标为具体学习成果，为后续教学设计和评估提供依据。
二、教学内容本节教学内容依据课程目标，结合教材内容进行选择和组织。
主要包括以下部分：1. 计数器介绍- 认识计数器，了解其基本结构和功能。
- 学习计数器的使用方法，包括数的增加和减少。
2. 数的认识与计数- 运用计数器进行100以内的数的计数和基数认识。
- 学习数的分解和组合，巩固对数的概念的理解。
3. 实践与应用- 通过实际操作，运用计数器解决简单的数学问题。
- 结合生活实际，举例说明计数器在生活中的应用。
教学大纲安排如下：第一课时：计数器介绍与基本操作- 引入计数器，让学生观察、了解计数器的基本结构。
- 讲解和演示计数器的使用方法，学生跟随操作。
第二课时：数的认识与计数- 运用计数器进行数的计数，让学生直观感受数的增加和减少。
计数器的设计-EDA技术应用(Verilog语言版)课件 PPT
4.4.2 项目调试
一、电路调试 (１)根据项目需要引入１Hz时钟源; (２)接通电源,观察２个数码管的显示状态,是否随时 钟的变化而进行计数. 二、故障分析与排除 １．数码管显示不正确 故障原因:计数功能不正确; 故障排除:首先检查技术功能逻辑设计是否正确,如果 不正确,重新设计. ２．数码管显示错位 故障原因:外围电路引脚配置错误; 故障排除:检查外围电路引脚配置顺序.
4.2.4 分频器
一、分频器的原理
分频器是指使输出信号频率为输入信号频率整数分之一的电 子电路.
分频器可以大致分为两种,一种是偶数分频,另一种是奇数分 频.
二、分频器的设计
１．偶数分频
2.奇数分频
4.2.5 锁存器
一、锁存器的原理 锁存器是一种对脉冲电平敏感的存储单元电路,可以在特定 输入脉冲电平作用下改变状态. １．不带使能控制的锁存器 ２．带使能控制的锁存器
4.2.7 存储器
一、存储器的原理 存储器为每一个存储单元编写一个地址,因此,只有地址指定 的存储单元才能够与公共I/O 相连,然后进行存储数据的读/ 写操作.
二、存储器的设计 １．只读存储器（ROM）
２．随机存储器（RAM）
4.3 项目设计
4.3.1 项目功能分析 4.3.2 项目硬件设计 4.3.3 项目软件设计
二、锁存器的设计 锁存器不同于触发器,在不锁存数据时,输出端的信号随输入 信号变化,就像信号通过一个缓冲器一样;一旦锁存信号起锁 存作用,数据就被锁住,输入信号不起作用.
4.2.6 寄存器
一、寄存器的原理 用来存储一组二进制代码的同步时序电路称为寄存器
二、寄存器的设计 由于触发器有记忆功能,所以利用触发器可以方便地构成寄 存器.由于一个触发器能够存储一位二进制码,所以把n个触 发器的时钟端口连接起来就能构成一个存储n位二进制码的 寄存器.
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
不化简，以便使之与JK触发器的特性方程的形式一致。
VCC 5V
R1 180
U1
SET
J
Q
K
~Q
RESET
JK_FF_NEGSR
U5 NOT
U2
SET
J
Q
K
~Q
RESET
JK_FF_NEGSR
Z
Q3n1 Q2n 即:
Q3n+1(010)=1， Q3n+1(101)=0
Q2n1 Q1n
Q2n+1(010)=0 ， Q2n+1(101)=1 010
101
Q1n1 Q3n
Q1n+1(010)=1 ， Q1n+1(101)=0
Z Q3n Q2n
自启动失败, 改变 Q1:
Q1n1 Q3n Q2nQ1n
第 8 章 计数器
时序逻辑电路的基本概念
一、 时序逻辑电路的结构及特点
时序逻辑电路——任何一个时刻的输出状态不仅取决于当 时的输入信号，还与电路的原状态有关。
时序电路的特点： （1）含有具有记忆元件（最常用的是触发器） （2）具有反馈通道。
时序逻辑电路的设计方法
计数器的实现步骤
1、确定计数器时序并绘制状态图。 2、次态表。从状态图推导次态表。 3、触发器转换表。给出每个转换所需要的触发器输入，转 换表与所选触发器类型有关。 4、根据转换表写出触发器输入的卡诺图，每个触发器的输 入都有一个卡诺图。 5、根据卡诺图写出触发器输入的逻辑表达式，画出逻辑电 路图。
C1 0.001uF
V1 100 Hz 5V
U6 A ND2
CK
GND
U7
U4 NOT
U3
SET
J
Q
U8
7A
OA 13
1B
OB 12
2C
OC 11
6D
OD 10
OE 9
3 ~LT
OF 15
5 ~RBI
OG 14
4 ~BI/RBO
74LS48N
AB CDE FG
K ~Q RESET
JK_FF_NEGSR
化简和自启动检查
Q3Q2
Q3Q2
Q3Q2
Q3Q2
Q1
00 01 11 10 Q1
00 01 11 10 Q1
00 01 11 10 Q1
00 01 11 10
0
0 1 0
0
0 0 0
0
1 0 0
0
0 0 1
1
0 1 1
1
1 1 1
1
1 1 0
1
0 0 0
Q3n+1
Q2n+1
Q1n+1
J1 K1 1
J 0 1, K 0 Q 2
2019/8/16
10
根据逻辑表达式画出逻辑电路
J 2 K 2 Q1
J1 K1 1
J 0 1, K 0 Q 2
2019/8/16
11
检查自启动
Qn1 J Qn KQn
Q n1 0
Q0n
Q2nQ0n
J2 K2 Q1 Q1n1 Q1n
输出 1
2019/8/16
13
根据状态表构建Qn+1 和输出Z的卡诺图
CP Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+1 Z 0 0 0 0 0 0 10 1 0 0 1 0 1 10 2 0 1 1 1 1 10 3 1 1 1 1 1 00 4 1 1 0 1 0 00 5 1 0 0 0 0 01
010
101
这样:Q1n+1(010)=1， Q1n+1(101)=1
明显的, 能够自启动
011
15
完成电路设计-方法一，选用D触发器
Q3n1 Q2n Q2n1 Q1n Q1n1 Q3n
Q1n1 Q3n Q2nQ1n
改变
D3 Q2 D2 Q1
D1 Q3 Q Q 2 1 Q3Q2Q1
Q0 从 0变到1
表8-9看出必须 J0=1, K0=X
Q1 保持在0 state. 表8-9看出必须 J1=0, K1=X
Step 4: JK值写入卡诺图
根据次态表给出各触发器次态卡诺图
0
X
对于状态010 次态110，要求 J0=0, K0=X
J1=X, K1=0
J2=1, K2=X
直到把所有状态考虑完…
17
需要检查是否能自启动
2019/8/16
8
从状态图写出次态表
PRESENT STATE Q2 Q1 Q0
有效 状态
001 010 101
111
无效状 0 0 0
态
011
100
110
NEXT STATE Q2 Q1 Q0
010 101 111 001
还不知道
2019/8/16
次态表
Qn Qn+1 J K 000 011 101 110
Q3Q2
Q1
00 01 11 10
Q3Q2
Q1
00 01 11 10
0
0 1 0
0
0 0 0
1
0 1 1
Q3n+1
Q3Q2
Q1
00 01 11 10
0
1 0 0
1
1 1 1
Q2n+1
Q3Q2
Q1
00 01 11 10
0
0 0 1
1
1 1 0
Q1n+1
1
0 0 0
Z
2019/8/16
14
2
计数器设计实例
设计一个3-位格雷码计数器. Step 1:作出状态图（确定输入变量和输出变量）
初始状态
Step 2: 从状态图推导次态表
PRESENT STATE Q2 Q1 Q0
000 001 011 010 110 111 101 100
NEXT STATE Q2 Q1 Q0
001 011 010 110 111 101 100 000
100
状态时
Q n 1 0
1
0
1
Q1n1 1
Q n 1 2
0
1
1
12
设计一个模6的同步计数器，计数规则为逢六进一，产生一 个进位输出
1
建立原始状态图
这个例子用另外一种设计 方法.
2 状态分配 二进制状态。 状态图
CP Q3n 00 10 20 31 41 51
Q2n Q1n Q3n+1 Q2n+1 Q1n+1 Z 0 0 0 0 10 0 1 0 1 10 1 1 1 1 10 1 1 1 1 00 1 0 1 0 00 0 0 0 0 01
从001 状态 J0=X, K0=1 J1=1, K1=X J2=0, K2=X
持续这个过程，确定 每个状态变换的触发 器输入.
9
所有 J, K 输入的卡诺图
根据卡诺图写出各触发器输 入逻辑表达式
001 状态 J0=X, K0=1 J1=1, K1=X J2=0, K2=X
无效状态放X
J 2 K 2 Q1
Z Q3n Q2n
如果选择D 触发器
与D触发器的特性方程的形式一致。
16
完成电路设计-方法二，选用JK触发器
Q3n1 Q2n Q2n1 Q1n Q1n1 Q3n
Z Q3n Q2n
Q1n1 Q3n Q2nQ1n
changed
Q3n1 Q2n Q2n (Q3n Q3n ) Q2n Q3n Q2nQ3n Q2n1 Q1n Q1n (Q2n Q2n ) Q1n Q2n Q1nQ2n Q1n1 Q3n Q2nQ1n Q3n (Q1n Q1n ) Q2nQ1n
J1 K1 1 J0 1, K0 Q2 Q2n1 Q1n Q2n Q1nQ2n
PRESENT STATE Q2 Q1 Q0有效 态来自001 010 101
111
无效状 0 0 0
态
011
100
110
NEXT STATE Q2 Q1 Q0
010
000 状态时
Q n 1 0
1
2019/8/16
5
J 和 K 输入卡诺图
Step 5根据卡诺图写出各触发器 输入逻辑表达式
J 2 Q1Q0 K2 Q1Q0
J1 Q2Q0 K1 Q2Q0
J0 Q2Q1 Q2Q1 K0 Q2Q1 Q2Q1
2019/8/16
6
Step 6: 计数器电路实现
J 2 Q1Q0 K2 Q1Q0
J1 Q2Q0 K1 Q2Q0
J0 Q2Q1 Q2Q1 K0 Q2Q1 Q2Q1
2019/8/16
7
计数器设计实例2
设计一个不规则计数的计数器，使用J-K触发器.
首先，确定需要多少个触发器?
3
多少个有效状态?
4
多少个无效状态，在设计里可以 看作无关态?
000, 011, 100, and 110
0
1
101 111 001
Q1n1 1
Q n 1 2
0
0
0
011 状态时
011 100 111