计算机组成原理第8章
计算机组成原理课件第8章
光笔和持笔的手能挡住图形，而且由于屏幕玻璃的 厚度，光的折射作用和人眼与光笔的视角等影响，常 使画出的图形偏离预想的位置，而图形板无此问题， 而且长时间使用光笔，悬空的手臂会感到疲劳。
鼠标器、跟踪球和操作杆输入
• 光笔和图形板两种输入方式都可以输入绝对坐标， 即只要把光笔点到屏幕上某点或者把游动标放到图 形板的某一点，就可以读取这一点的坐标值。
• 图形板和画笔结合构成二维坐标的输入系统，主要 用于输入工程图等。
• 将图纸贴在图形板上，画笔沿着图纸上的图形移动， 读取图形坐标，即可输入工程图。
• 为了提高读图精度，常用游动标(cursor)代替画笔 与图形板配合使用。
• 游动标是一个手持的方形坐标读出器，游动标上有 一块透明玻璃，玻璃上刻有十字标记。十字标记的 中心就是游动标的中心。使用时将十字中心对准图 形的坐标点上，它比画笔读取的坐标更精确。
• (3) LCD预映显示器： LCD易于对物体进行取景， 预映屏幕允许重放或即时删除图像，删除图像后可 恢复存储容量。
• (4) 图像质量，取决于以下因素：
• ① 一般数字相机依赖于电荷耦合设备(CCD)获取图 像。
• ② 图像的压缩。
• (5) 如果计划让图像在电视上出现，或被盒式磁带 录像机直接录取，有些品牌的相机可自动生成视频 信号。
• 因此条码技术主要包括： 条码编码规则及标准、 条码译码技术、印刷技术、光电扫描技术、通信技 术、计算机技术等。
• 要阅读条码符号所包含的信息需要一个扫描装置。 在正常工作时，扫描器与条码符号之间要保持的距 离称为工作距离，而允许的最大工作距离和最小工 作距离之差称为扫描景深。
• 还有一类坐标输入设备，只能用来输入相对坐标。 鼠标器、跟踪球和操作杆就属于这一种。它们必须 和显示器的光标配合。
计算机组成原理第8章习题指导
第8章CPU的结构和功能例8.1假设指令流水线分取指（IF）、译码（ID）、执行（EX）、回写（WR）四个过程段，共有10条指令连续输入此流水线。
（1）画出指令周期流程。
（2）画出非流水线时空图。
（3）画出流水线时空图。
（4）假设时钟周期为100ns，求流水线的实际吞吐率。
（5）求该流水处理器的加速比。
解:（1）根据指令周期包括IF、ID、EX、WR四个子过程，图8.1（a）为指令周期流程图。
（2）非流水线时空图如图8.1（b）所示。
假设一个时间单位为一个时钟周期，则每隔4个时钟周期才有一个输出结果。
（3）流水线时空图如图8.1（c）所示。
由图可见，第一条指令出结果需要4个时钟周期。
当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令。
(a)指令周期流程(b) 非流水线时空图(c) 标准流水线时空图图8.1 例8.1答图（4）由图8.1（c）所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令，故实际吞吐率为：10/(100ns×13) ≈ 0.77×107条指令/秒（5）在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，每隔一个时钟周期都输出一个结果。
对于本题四级流水线而言，处理10条指令所需的时钟周期数为T4 = 4 +（10 −1）= 13。
而非流水线处理10条指令需4×10 = 40个时钟周期。
故该流水处理器的加速比为40 ÷13 ≈ 3.08 例8.2设某机有四个中断源1、2、3、4，其硬件排队优先次序按1→2→3→4降序排列，各中断源的服务程序中所对应的屏蔽字如表8.1所示。
表8.1 例8.2各中断源对应的屏蔽字中断源 屏蔽字1 2 3 41 1 1 0 12 0 1 0 03 1 1 1 14 0 1 0 1（1）给出上述四个中断源的中断处理次序。
（2）若四个中断源同时有中断请求，画出CPU执行程序的轨迹。
8计算机组成原理(第八章)
计算机硬件可细分为运算器、掌握器、存储器，输入设备和输 出设备，又可粗略地分为“CPU、存储器、输入输出设备”三 局部。这三局部之间的连接方式和信息交换方式关系到计算机 根本功能的实现，是计算机输入输出系统所要解决的主要问题。
计算机的输入输出系统简称为I/O系统。一个计算机系统的综 合力量、可扩展性、兼容性和性能价格比，都与I/O系统有亲 密的关系。I/O系统是计算机系统中最具有多样性和简单性的 局部。
地的I/O指令，使用访存指令就能实现I/O操作。
特点：CPU访问外设更敏捷便利，但使内存容量减小；进展I/O操
作时，执行速度比较慢。PDP-11承受统一编址方式。
26
4、接口的分类
• 按数据传输的格式，可分为串行接口、并行接口。 • 串行接口是指在主机和接口一侧并行传送信息、接口和外设则一侧串
行传送信息。一般而言，串行接口速度慢，但传输线数少，适用于传 输距离较远的场合、以及本身串行工作的设备。
5
2、总线分类
从不同的角度动身，总线有不同的分类方法。按计算机系统的层次 构造，总线分可为： CPU内部总线：CPU内部连接各存放器和运算部件之间的互联线。由 于CPU的集成化，这组总线从外部是看不见的。 系统总线：连接计算机系统各功能部件，如CPU、存储器、I/O接口之 间的总线。系统总线是可见的。 外总线：计算机之间、计算机与其它设备之间的连接线称为外总线。 在很多状况下，这些连线不是计算机专用的，主要用于其它设备上。 总线按时序掌握方式可分为同步总线、异步总线、准同步总线；按 数据传送格式可分为串行总线、并行总线。这里不再争论。
1
本章的主要内容
主要内容： 总线技术 主机与外设的连接 程序查询方式 中断系统和程序中断方式 DMA方式及其接口 通道掌握方式
计算机组成原理课件第08章
一、接口的功能和组成
1、总线连接方式的I/O接口电路 、总线连接方式的 接口电路 在总线结构的计算机系统中，每一台 I/O设备都是通过I/O接口挂到系统总线上 的。如图示：
数据线： 数据线：传送数据信息 ，其根数一般等于存储 字长的位数或字符的位 数。双向。 设备选择线： 设备选择线：传送设备 码，其根数取决于I/O指 令中设备码的位数。单 向。 命令线： 命令线：传输CPU向设 备发出的各种命令信号 ，其根数与命令信号多 少有关。单向总线。 状态线： 状态线：向主机报告I/O 设备状态的信号线。单 向总线。
CPU在任何瞬间只能接受一个中断源 CPU在任何瞬间只能接受一个中断源 的请求。 的请求。因此，当多个中断源提出中断请 求时，CPU必须对各中断源的请求进行排 队，且只能接受级别最高的中断源的请求 ，不允许级别低的中断源中断正在运行的 中断服务程序。此时，就可用MASK来改 变中断源的优先级别。 另外，CPU总是在统一的时间，即执 CPU总是在统一的时间， 总是在统一的时间 行每一条指令的最后时刻， 行每一条指令的最后时刻，查询所有设备 是否有中断请求。 是否有中断请求。 接口电路中D、INTR、MASK和中断 查询信号的关系如图示：
2、排队器 、 当多个中断源同时向CPU提出请求时，经 排队器的排队，只有优先级高的中断源排上 队，这样就能实现CPU按中断源优先级的高 低响应中断请求。 下图是设在各个接口电路中的排队电路— —链式排队器。
其中首尾相接的虚线部分组成的门电路是排 当各中断源均无中断请求时，各INTRi 为高电 队器的核心，由一个非门和一个与非门构成。 平，其INTP1 '、 INTP2' 、 INTP3 '……均为高电平 中断源优先级最高的是1号中断源。当多个中 。一旦某中断源提出中断请求,就迫使比其优先级 断源提出中断请求时，排队器输出端INTPi， 低的中断源之INTPi '变为低电平，封锁其发中断 只有一个为高电平，表示该中断源排上队。 请求。
计算机组成原理电子教案第8章
1．CRT显示器
CRT是一个电真空器件，由电子枪、偏转装置和 荧光屏构成。下图是单色CRT（即黑白显像管） 结构示意图。
8.2.2 鼠标
鼠标是一种坐标定位设备，是随着图形操作界面 出现而发明的一种输入设备。
常用的鼠标有机械式和光电式两种，它们与主机 的通信和控制原理完全相同，只是在移动检测方 面有些差异，可以直接替换使用。鼠标一般都有 两个按键（左键和右键），通过串行接口或USB 接口与计算机主机相连。
机械式鼠标的底部有一个圆形的凹坑，里面装有 一个表面裹着橡胶的金属球，球的侧面呈正交方 向（即二维坐标的X和Y方向）装有两个转轴，转 轴与球的表面接触。通过转轴所连接的移动检测 电路，就可以测出鼠标在X和Y方向上的位移。
扫描过程中，根据所要显示的内容，在需要显示 一个光点的地方就发出强电子束，否则就减弱电 子束。
行扫描 垂直回扫
水平回扫
图8.3 逐行扫描过程示意图
当电子束从左到右扫描完一行后，要快速回扫到 下一行的左端，这称为水平回扫。在扫描完最后 一行后，电子束又迅速回扫到第一行的左端，这 称为垂直回扫。电子束回扫时，显示是消隐的， 不会在荧光屏上产生光点。
阳极帽 灯丝 栅极 聚焦极
电子束
显示屏
电子枪
偏转
阴极
阳极 线圈
荧光屏
图8.2 单色CRT结构示意图
电子枪是CRT的主要组成部分，用于形成和发射 电子束。电子束射到荧光屏上形成光点。不同位 置、不同亮度的光点就可以组成文字符号或图形 图像。
《计算机组成原理》8-输入输出系统
允许中断３
INTA &
&
&
允许中断４ &
&
&
&
1
1
1
1
INTR1
INTR2
INTR3
（ b） 串 行 优 先 链 中 断 排 队 线 路
INTR4
&
至下一级
≥1
INT
程序中断方式
2、中断的处理过程
✓ 软件排队的基本做法是：当CPU访问到 INT0
中
有中断请求时，则保留好中断断点后立
断 服
即进入软件排队程序的入口。从最高优
✓ 中断排队的实现 可以用硬件排队或软件排队两种方法来实现
➢ 硬件排队方式 硬件排队的基本特点是，优先级别高的中断源提出中 断请求后，就自动封锁优先级别较低的中断源的中断请求
➢ 软件排队方式 软件排队是通过编写查询程序实现的。
程序中断方式
2、中断的处理过程
➢ 硬排队方式 I N T R0
INTR1 1
程序直接控制方式
2、条件传送方式
✓ 通过程序查询接口中的状态来控制数据传送的方式，也被称为程序查询 方式。
✓ 程序查询方式中，在执行一次有效的数据传送操作之前，必须对外部设 备的状态进行查询，如果外部设备准备就绪，才能执行数据传送操作。
程序直接控制方式
2、条件传送方式
检查状态标记
N 准备就绪？ Y 执行数据传送
I/O接口
1、接口的概念
✓ 介于主机与外部设备之间的一种缓冲电路称为I/O接口电路，简称I/O接口
（Interface）
✓ 对于主机，I/O接口提供了外部设备的工作状态及数据；对于外部设备，I/O
计算机组成原理第8章汇总
2020年10月3日
7
根据系统配置的不同，多级中断还可以分为一维 多级中断和二维多级中断。
2020年10月3日
8
8.3 DMA方式 8.3.1 DMA(直接内存访问)的基本概念
DMA是一种完全由硬件执行I/O交换的工作方式。 CPU与外设交换信息时，DMA控制器完全接管CPU对总 线的控制权，数据交换不经过CPU，而直接在内存和 I/O设备之间进行。
D.DMA
11.DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种
情况称为( )。
பைடு நூலகம்
2020年10月3日
17
A.停止CPU访问主存
5.在DMA传送期间，总线控制权通常由( )。
A.CPU掌握
B.DMA控制器掌握
C.主存掌握
D.外部设备掌握
6.下列选项中，( )不是发生中断请求的条件。
A.一条指令执行结束
B.一次I/O操作结束
C.机器内部发生故障
D.一次DMA操作结束
2020年10月3日
16
7.下列说法正确的是( )。
A.程序中断过程是由硬件和中断服务程序共同完成的
计算机组成原理
第八章 CPU与外界交换信息的方式
2020年10月3日
1
8.1 程序查询方式 8.1.1 设备编址 1.统一编址。I/O设备中的控制寄存器、数据寄存器 等设备，与内存单元联合一起编址。 2.单独编址。内存单元和I/O设备分开编址，访存和 访问I/O设备时，各自使用具有不同OP的指令。 8.1.2 程序查询方式的接口
2020年10月3日
14
①数组多路通道。 ②字节多路通道。
2020年10月3日
唐硕飞计算机组成原理第八章
第八章CPU 的结构和功能8.1 CPU 的结构8.2 指令周期8.3 指令流水8.4 中断系统8.1 CPU 的结构一、CPU 的功能取指令分析指令执行指令，发出各种操作命令控制程序输入及结果的输出总线管理处理异常情况和特殊请求1. 控制器的功能2. 运算器的功能实现算术运算和逻辑运算指令控制操作控制时间控制数据加工处理中断二、CPU 结构框图PC IR指令控制操作控制时间控制数据加工处理中断ALU 寄存器中断系统1. CPU 与系统总线CU 时序电路寄存器ALU中断系统CUCPU控制总线数据总线地址总线8.12. CPU 的内部结构算术和布尔逻辑取反移位状态标志内部数据总线C P U 寄存器CU 中断系统ALU 控制信号…8.11. 用户可见寄存器(1) 通用寄存器三、CPU 的寄存器存放操作数可作某种寻址方式所需的专用寄存器(2) 数据寄存器存放操作数（满足各种数据类型）两个寄存器拼接存放双倍字长数据(3) 地址寄存器存放地址，其位数应满足最大的地址范围用于特殊的寻址方式段基值栈指针(4) 条件码寄存器存放条件码，可作程序分支的依据如正、负、零、溢出、进位等8.12. 控制和状态寄存器(1) 控制寄存器PC控制CPU 操作(2) 状态寄存器状态寄存器其中MAR MDR IR用户不可见存放条件码PSW 寄存器存放程序状态字PC用户可见3. 举例Z8000 8086 MC 68000MARMMDRIR8.1四、控制单元CU 和中断系统1. CU 产生全部指令的微操作命令序列组合逻辑设计微程序设计硬连线逻辑存储逻辑2. 中断系统参见第四篇五、ALU参见8.4参见第六章8.18.2 指令周期一、指令周期的基本概念1 . 指令周期取出并执行一条指令所需的全部时间完成一条指令执行取指、分析取指阶段取指周期执行阶段执行周期（取指、分析）（执行指令）指令周期取指周期执行周期2. 每条指令的指令周期不同取指周期指令周期取指周期执行阶段指令周期取指周期执行周期指令周期NOPADD mem MUL mem8.23. 具有间接寻址的指令周期4. 带有中断周期的指令周期取指周期间址周期指令周期执行周期取指周期间址周期指令周期执行周期中断周期8.25. 指令周期流程取指周期执行周期有间址吗？有中断吗？间址周期中断周期是是否否8.26. CPU 工作周期的标志CPU 访存有4 种性质取指令取地址取操作数存程序断点取指周期间址周期执行周期中断周期FEDINDDINTDCLK1FE1IND 1EX 1INTEXDCPU 的4个工作周期8.21. 取指周期数据流二、指令周期的数据流MDRCUMARPC存储器CPU 地址总线数据总线控制总线IR+18.22. 间址周期数据流CUMARCPU地址总线数据总线控制总线PCIR存储器MDR8.23. 执行周期数据流4 . 中断周期数据流不同指令的执行周期数据流不同MDRCUMARCPU 地址总线数据总线控制总线PC存储器8.28.3 指令流水一、如何提高机器速度1. 提高访存速度2. 提高I/O 和主机之间的传送速度•提高整机处理能力高速芯片Cache多体并行多总线DMAI/O 处理机通道高速器件改进系统结构，开发系统的并行性中断3. 提高运算器速度高速芯片改进算法快速进位链二、系统的并行性时间上互相重叠2. 并行性的等级指令级（指令之间）过程级（程序、进程）两个或两个以上事件在同一时刻发生两个或两个以上事件在同一时间段发生并行1. 并行的概念粗粒度软件实现细粒度硬件实现并发同时8.3取指令3执行指令3三、指令流水原理2. 指令的二级流水1. 指令的串行执行取指令取指令部件完成总有一个部件空闲指令预取若取指和执行阶段时间上完全重叠指令周期减半速度提高1 倍…执行指令执行指令部件完成取指令1执行指令1取指令2执行指令2取指令3执行指令3取指令2执行指令2取指令1执行指令18.3必须等上条指令执行结束，才能确定下条指令的地址造成时间损失3. 影响指令流水效率加倍的因素(1) 执行时间> 取指时间(2) 条件转移指令对指令流水的影响解决办法？取指令部件指令部件缓冲区执行指令部件猜测法8.34. 指令的六级流水六级流水14个时间单位串行执行 6 ×9 ＝54 时间单位完成一条指令 6 个时间单位CO FO EI WO DI FICOFOEIWODIFICO FO EI WODI FI CO FOEI WODIFICO FO EI WO DI FI CO FOEI WO DI FICO FO EI WODI FICO FO EI WO DI FICO FOEIWO DI FI指令1指令2指令3指令4指令5指令6指令7指令8指令91 2 3 4 5 6 7 8 9 10 11 12 13 14t8.3指令1 与指令4 冲突指令2 与指令5 冲突指令1、指令3、指令6 冲突……CO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FICO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FICO FO EI WODI FICO FO EI WODI FI指令1指令2指令3指令4指令5指令6指令7指令8指令91 2 3 4 5 6 7 8 9 10 11 12 13 14t三、影响指令流水性能的因素1. 访存冲突解决办法• 指令存储器和数据存储器分开• 指令预取技术（适用于访存周期短的情况）8.32. 相关问题程序的相近指令之间出现某种关联使指令流水出现停顿影响流水线效率(1) 控制相关8.3WOEIFOCODIWO EI FO DI FIFIDI FICO FI FO CO DI FI WOEI FO CO DI FI DIFO EIWO EI FO CO FIDI CO WODIFICOFI指令1指令2指令3指令4指令5指令6指令7指令15指令161 2 3 4 5 6 7 8 9 10 11 12 13 14转移损失t设指令3 是转移指令BNE 指令必须等CPX 指令的结果才能判断出是转移还是顺序执行LDA # 0LDX # 0INX CPX #N BNE M DIV # N STA ANSADD X, DM(2) 数据相关几条相近的指令间，共用同一存储单元或同一寄存器时，会出现数据相关ADD R1，R2如：SUB R1，R3采用旁路技术解决办法寄存器组锁存器锁存器ALU8.3四、流水线的多发技术1. 超标量技术每个时钟周期内可并发多条独立指令不能调整指令的执行顺序配置多个功能部件通过编译优化技术，把可并行执行的指令搭配起来IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t 8.32. 超流水技术在一个时钟周期内再分段（3 段）不能调整指令的执行顺序在一个时钟周期内一个功能部件使用多次（3 次）靠编译程序解决优化问题流水线速度是原来速度的3 倍IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t 8.33. 超长指令字采用多个处理部件具有多个操作码字段的超长指令字（可达几百位） 由编译程序挖掘出指令间潜在的并行性，将多条能并行操作的指令组合成一条IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t8.3五、流水线结构1. 指令流水线结构完成一条指令分7 段，每段需一个时钟周期若流水线不出现断流 1 个时钟周期出 1 结果不采用流水技术7 个时钟周期出 1 结果理想情况下，7 级流水的速度是不采用流水技术的7 倍地址形成部件指令译码部件取操作数部件取指令部件操作执行部件回写结果部件修改指令指针部件锁存锁存锁存锁存锁存锁存8.32. 运算流水线完成浮点加减运算可分对阶、尾数求和、规格化三段分段原则每段操作时间尽量一致锁存器对阶功能部件第一段尾数加部件锁存器第二段规格化部件锁存器第三段8.38.4 中断系统一、概述1. 引起中断的各种因素(1) 人为设置的中断(2) 程序性事故如转管指令溢出、操作码不能识别、除法非法(5) 外部事件(4) I/O 设备(3) 硬件故障用键盘中断现行程序转管指令………管理程序2. 中断系统需解决的问题(1) 各中断源如何向CPU 提出请求？(2) 各中断源同时提出请求怎么办？(5) 如何寻找入口地址？(4) 如何保护现场？(3) CPU 什么条件、什么时间、以什么方式响应中断？(6) 如何恢复现场，如何返回？(7) 处理中断的过程中又出现新的中断怎么办？硬件＋软件8.4二、中断请求标记和中断判优逻辑1. 中断请求标记INTR一个请求源一个INTR 中断请求标记触发器多个INTR组成中断请求标记寄存器INTR 分散在各个中断源的接口电路中INTR 集中在CPU 的中断系统内12345n 掉电过热阶上溢内存读写校验错非法除法键盘打印机8.42. 中断判优逻辑①分散在各个中断源的接口电路中链式排队器②集中在CPU内(1) 硬件实现（排队器）1 11&1&1&参见第五章INTR1INTR2INTR3INTR4INTR1、INTR2 、INTR3 、INTR4优先级按降序排列INTP1INTP2INTP3INTP48.4A 、B 、C 优先级按降序排列(2) 软件实现（程序查询）否……是否A 请求？是否B 请求？是否C 请求？转A 的服务程序入口地址转B 的服务程序入口地址转C 的服务程序入口地址是是是否否8.4三、中断服务程序入口地址的寻找1. 硬件向量法入口地址200入口地址300入口地址40012 H 13 H 14 H主存12 H 13 H 14 HJMP 200JMP 300JMP400主存向量地址形成部件…………中断向量排队器输出向量地址12H 、13H 、14H入口地址200、300、4008.42. 软件查询法中断识别程序（入口地址M）地址说明指令MJMP 1# SR1# D = 1 转1# 服务程序SKP DZ 2# JMP 2# SR 2# D = 0 跳2# D = 1 转2# 服务程序SKP DZ 8# JMP 8# SR 8# D = 0 跳8# D = 1 转8# 服务程序八个中断源1、2、8 按降序排列…………8.4SKP DZ 1#1# D = 0 跳（D为完成触发器）四、中断响应1. 响应中断的条件允许中断触发器EINT = 12. 响应中断的时间指令执行周期结束时刻由CPU 发查询信号CPU 中断查询INTR1DQINTR2DQINTR nDQ中断源1中断源2中断源n……至排队器8.43. 中断隐指令(1) 保护程序断点(2) 寻找服务程序入口地址(3) 硬件关中断向量地址形成部件INTSQREINTSQR PC1&≥1排队器……断点存于特定地址（0 号地址）内断点进栈INT 中断标记EINT 允许中断R –S 触发器8.4向量地址PC （硬件向量法）中断识别程序入口地址MPC （软件查询法）五、保护现场和恢复现场1. 保护现场2. 恢复现场寄存器内容断点保护现场其他服务程序恢复现场中断返回PUSH视不同请求源而定POP中断服务程序完成中断服务程序中断隐指令完成中断服务程序完成8.4IRET1. 多重中断的概念k l mk+1l+1m+1第一次中断第二次中断第三次中断程序断点k+1 , l+1 , m+1六、中断屏蔽技术8.42. 实现多重中断的条件B, CA中断请求主程序(2) 优先级别高的中断源有权中断优先级别低的中断源(1) 提前设置开中断指令A B C D中断服务程序（A 、B 、C 、D 优先级按降序排列）D8.4&3. 屏蔽技术(1) 屏蔽触发器的作用MASK = 0（未屏蔽）INTR 能被置“1”1&&&1111INTP 1INTP 2INTP 3INTP 4INTR 1INTR 2INTR 3INTR 4MASK 1MASK 2MASK 3MASK 4DQ1DINTRMASKQCPU 查询MASK i = 1 （屏蔽）INTP i = 0 （不能被排队选中）8.4(2) 屏蔽字优先级屏蔽字1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 101 1 1 1 1 1 1 1 1 1 1 1 1 1 10 01 1 1 1 1 1 1 1 1 1 1 1 1 10 0 01 1 1 1 1 1 1 1 1 1 1 1 10 0 0 01 1 1 1 1 1 1 1 1 1 1 10 0 0 0 01 1 1 1 1 1 1 1 1 1 1……0 0 0 0 0 0 0 0 0 0 0 0 0 01 10 0 0 0 0 0 0 0 0 0 0 0 0 0 011234561516……16个中断源1、2、3 ……16 按降序排列8.4(3) 屏蔽技术可改变优先等级(4) 屏蔽技术的其他作用0 0 0 01 01 1 1 1 1 1 1 1 1 10 0 0 01 1 1 1 1 1 1 1 1 1 1 1 6# 比5# 优先级高便于程序控制可以人为地屏蔽某个中断源的请求8.4(1) 断点进栈(2) 断点存入“0 ”地址中断隐指令完成中断周期命令存储器写0 MAR PC MDR(MDR) 存入存储器三次中断，三个断点都存入“0 ”地址4. 多重中断的断点保护断点MDR？如何保证断点不丢失？中断隐指令完成8.4(3) 程序断点存入“0 ”地址的断点保护××××05JMP SERVE ××××SA VE ××××RETURNSTA SA VE …0 地址内容转存其他服务内容地址内容说明SERVELDA SA VEJMP @ RETURN 存程序断点5 为向量地址…保护现场恢复现场间址返回存放ACC 内容转存0 地址内容开中断ENILDA 0STA RETURN置屏蔽字8.4。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4 . 中断周期数据流
CPU
地数 控 址据 制 总总 总 线线 线
8.2
PC
MAR
CU
存储器
MDR
可编辑ppt
16
8.3 指 令 流 水
一、如何提高机器速度
1. 提高访存速度
高速芯片
Cache
多体并行
2. 提高 I/O 和主机之间的传送速度
中断 DMA
通道
多总线
I/O 处理机
状态标志
内 部
移位
C P
取反
U 数
算术和
据 总
布尔逻辑
线
控制信号
…
寄存器
CU 中断 系统
可编辑ppt
8.1
4
三、 CPU 的寄存器
8.1
1. 用户可见寄存器
(1) 通用寄存器 存放操作数
可作 某种寻址方式所需的 专用寄存器
(2) 数据寄存器
存放操作数（满足各种数据类型） 两个寄存器拼接存放双倍字长数据
1 INT
可编辑ppt
13
二、 指令周期的数据流
1. 取指周期数据流
CPU
地数 控 址据 制 总总 总 线线 线
8.2
PC +1
IR
MAR CU MDR
可编辑ppt
存储器
14
2. 间址周期数据流
8.2
CPU
地数 控 址据 制 总总 总 线线 线
PC
MAR
CU
存储器
IR
MDR
可编辑ppt
15
3. 执行周期数据流
完成 一条指令 串行执行 六级流水
6 个时间单位
6 × 9 ＝ 54 个时间单位
可编辑1pp4t 个时间单位
21
四、影响指令流水线性能的因素
8.3
1.程结序构的相相关近指不令同之指间令出争现用某同种一关功联能部件产生资源冲突
使指令流水出现停顿，影t响流水线效率
1 2 3 4 5 6 7 8 9 10 11 12 13 14
取指周期 指令周期
取指周期
执行阶段
指令周期
取指周期
执行周期 指令周期
可编辑ppt
8.2
NOP ADD mem
MUL mem
10
3. 具有间接寻址的指令周期
8.2
取指周期
间址周期 指令周期
执行周期
4. 带有中断周期的指令周期
取指周期
间址周期
执行周期
指令周期
中断周期
可编辑ppt
11
5. 指令周期流程
2. 中断系统
五、ALU
可编辑ppt
参见 8.4 参见 第六章
8
8.2 指 令 周 期
一、 指令周期的基本概念
1 . 指令周期
取出并执行一条指令所需的全部时间
取指、分析 完成一条指令
执行
取指周期 执行周期
取指阶段
取指周期 （取指、分析）
执行阶段
执行周期 （执行指令）
指可令编周辑p期pt
9
2. 每条指令的指令周期不同
指令级（指令之间） 细粒度
（指令内部）
可编辑ppt
软件实现 硬件实现
18
三、指令流水原理
8.3
1. 指令的串行执行
取指令 1 执行指令 1 取指令 2 执行指令 2 取指令 3 执行指令 3 …
取指令 取指令部件 完成 执行指令 执行指令部件 完成
总有一个部件 空闲
2. 指令的二级流水
取指令 1 执行指令 1
PC
(2) 状态寄存器
用户不可见 用户可见
状态寄存器
存放条件码
PSW 寄存器 存放程序状态字
3. 举例
Z8000 8086 MC 68000
可编辑ppt
6
可编辑ppt
7
四、 控制单元 CU 和中断系统
8.1
1. CU 产生全部指令的微操作命令序列
组合逻辑设计 微程序设计
硬连线逻辑
存储逻辑
参见 第四篇
(3) 地址寄存器
存放地址，其位数应满足最大的地址范围 用于特殊的寻址方式 段基值 栈指针
(4) 条件码寄存器 存放条件码，可作程序分支的依据
如 正、可负编辑、ppt零、溢出、进位等
5
2. 控制和状态寄存器
8.1
(1) 控制寄存器
PC MAR M MDR IR
控制 CPU 操作 其中 MAR MDR IR
指令 1 FI 指令 2 指令 3 指令 4 指令 5 指令 6 指令 7 指令 8 指令 9
3. 提高运算器速度
高速芯片
改进算法
快速进位链
• 提高整机处理能力 高速器件 改进系可编统辑pp结t 构 ，开发系统的并行17 性
二、系统的并行性
8.3
1. 并行的概念
并发 两个或两个以上事件在 同一时间段 发生
并行
同时 两个或两个以上事件在 同一时刻 发生
时间上互相重叠
2. 并行性的等级
过程级（程序、进程） 粗粒度
第八章 CPU 的结构和功能
8.1 CPU 的结构 8.2 指令周期 8.3 指令流水 8.4 中断系统
可编辑ppt
1
8.1 CPU 的结构
一、 CPU 的功能
1. 控制器的功能
取指令 分析指令 执行指令，发出各种操作命令 控制程序输入及结果的输出
指令控制 操作控制 时间控制
总线管理
处理中断
处理异常情况和特殊请求 2. 运算器的功能
数据加工
实现算术运算和逻辑运算
可编辑ppt
2
二、CPU 结构框图
1. CPU 与系统总线
指令控制 操作控制 时间控制 数据加工 处理中断
PC IR CU 时序电路
ALU 寄存器 中断系统
CPU ALU
寄存器
中断 系统
CU
可编辑ppt
控数地 制据址 总总总 线线线
8.1
3
2. CPU 的内部结构
ALU
造成时间损失
猜测法
解决办法 ？
可编辑ppt
204. 指Biblioteka 的六级流水8.3t
1 2 3 4 5 6 7 8 9 10 11 12 13 14
指令 1 FI 指令 2 指令 3 指令 4 指令 5 指令 6 指令 7 指令 8 指令 9
DI CO FO EI WO FI DI CO FO EI WO
FI DI CO FO EI WO FI DI CO FO EI WO FI DI CO FO EI WO FI DI CO FO EI WO FI DI CO FO EI WO FI DI CO FO EI WO FI DI CO FO EI WO
取指令 2 执行指令 2
指令预取
取指令 3 执行指令 3
若 取指 和 执行 阶段时间上 完全重叠
指令周期 减半 速度可编提辑高ppt 1 倍
19
3. 影响指令流水效率加倍的因素
(1) 执行时间 > 取指时间
8.3
取指令 部件
指令部件 缓冲区
执行指令 部件
(2) 条件转移指令 对指令流水的影响
必须等 上条 指令执行结束，才能确定 下条 指令的地址，
取指周期
是 有间址吗？
否
间址周期
执行周期
有中断吗？ 是
否
中断周期
可编辑ppt
8.2
12
6. CPU 工作周期的标志
CPU 访存有 4 种性质
取 指令
取指周期
取 地址
间址周期
取 操作数
执行周期
存 程序断点
中断周期
8.2
CPU 的 4个工作周期
FE
IND
EX
INT
D
D
D
D
CLK
1 FE 1 IND 1 EX