计算机体系课后答案
计算机系统结构课后答案chap2-answer
第二章计算机指令集结构设计名词解释1.堆栈型机器——CPU中存储操作数的单元是堆栈的机器。
2.累加型机器——CPU中存储操作数的单元是累加器的机器。
3.通用寄存器型机器——CPU中存储操作数的单元是通用寄存器的机器。
4.CISC——复杂指令集计算机。
5.RISC——精简指令集计算机。
@2.2堆栈型机器、累加器型机器和通用寄存器型机器各有什么优缺点2.3常见的三种通用寄存器型机器的优缺点各有哪些指令集结构设计所涉及的内容有哪些(1)指令集功能设计：主要有RISC和CISC两种技术发展方向；(2)寻址方式的设计：设置寻址方式可以通过对基准程序进行测试统计，察看各种寻址方式的使用频度，根据适用频度设置相应必要的寻址方式；(3)操作数表示和操作数类型：主要的操作数类型和操作数表示的选择有，浮点数据类型（可以采用IEEE 754标准）、整型数据类型（8位、16位、32位的表示方法）、字符型（8位）、十进制数据类型（压缩十进制和非压缩十进制数据表示）等等。
(4)寻址方式的表示：可以将寻址方式编码与操作码中，也可将寻址方式作为一个单独的域来表示。
(5)（(6)指令集格式的设计：有固定长度编码方式、可变长编码方式和混合编码方式三种选择。
简述CISC计算机结构指令集功能设计的主要目标。
从当前的计算机技术观点来看，CISC结构有什么缺点CISC结构追求的目标是强化指令功能，减少程序的指令条数，以达到提高性能的目的。
从目前的计算机技术观点来看，CISC结构存在以下几个缺点：(1)在CISC结构的指令系统中，各种指令的使用频率相差悬殊。
(2)CISC结构的指令系统的复杂性带来了计算机体系结构的复杂性，这不仅增加了研制时间和成本，而且还容易造成设计错误。
(3)CISC结构的指令系统的复杂性给VLSI设计带来了很大负担，不利于单片集成。
(4)CISC结构的指令系统中，许多复杂指令需要很复杂的操作，因而运行速度慢。
(5)^(6)在结构的指令系统中，由于各条指令的功能不均衡性，不利于采用先进的计算机体系结构技术（如流水技术）来提高系统的性能。
计算机体系结构课后答案
计算机体系结构课后答案【篇一：计算机体系结构习题(含答案)】1、尾数用补码、小数表示，阶码用移码、整数表示，尾数字长p=6（不包括符号位），阶码字长q=6（不包括符号位），为数基值rm=16，阶码基值re=2。
对于规格化浮点数，用十进制表达式写出如下数据（对于前11项，还要写出16进值编码）。
（1）最大尾数（8）最小正数（2）最小正尾数（9）最大负数（3）最小尾数（10）最小负数（4）最大负尾数（11）浮点零（5）最大阶码（12）表数精度（6）最小阶码（13）表数效率（7）最大正数（14）能表示的规格化浮点数个数2．一台计算机系统要求浮点数的精度不低于10-7.2，表数范围正数不小于1038，且正、负数对称。
尾数用原码、纯小数表示，阶码用移码、整数表示。
(1) 设计这种浮点数的格式(2) 计算（1）所设计浮点数格式实际上能够表示的最大正数、最大负数、表数精度和表数效率。
3．某处理机要求浮点数在正数区的积累误差不大于2-p-1 ，其中，p是浮点数的尾数长度。
(1) 选择合适的舍入方法。
(2) 确定警戒位位数。
(3) 计算在正数区的误差范围。
4．假设有a和b两种不同类型的处理机，a处理机中的数据不带标志符，其指令字长和数据字长均为32位。
b处理机的数据带有标志符，每个数据的字长增加至36位，其中有4位是标志符，它的指令数由最多256条减少到不到64条。
如果每执行一条指令平均要访问两个操作数，每个存放在存储器中的操作数平均要被访问8次。
对于一个由1000条指令组成的程序，分别计算这个程序在a处理机和b处理机中所占用的存储空间大小（包括指令和数据），从中得到什么启发？5．一台模型机共有7条指令，各指令的使用频率分别为35%，25%，20%，10%，5%，3%和2%，有8个通用数据寄存器，2个变址寄存器。
(1) 要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。
6．某处理机的指令字长为16位，有双地址指令、单地址指令和零地址指令3类，并假设每个地址字段的长度均为6位。
计算机系统(课后习题答案)
嵌入式系统：利用微控制器、数字信号处理器或通用微处理器，结合具体应用构成的 控制系统。
【1-6】冯·诺伊曼计算机的基本设计思想是什么？ [答案]
采用二进制形式表示数据和指令。指令由操作码和地址码组成。 将程序和数据存放在存储器中，计算机在工作时从存储器取出指令加以执行，自动完 成计算任务。这就是“存储程序”和“程序控制”（简称存储程序控制）的概念。 指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行，程序分支由转移 指令实现。 计算机由存储器、运算器、控制器、输入设备和输出设备五大基本部件组成，并规定 了 5 部分的基本功能。
【2-6】将下列压缩 BCD 码转换为十进制数： （1）10010001 （2）10001001 （3）00110110
[答案] （1）91 （2）89 （3）36 （4）90
（4）10010000
【2-7】将下列十进制数用 8 位二进制补码表示： （1）0 （2）127 （3）－127 （4）－57
“计算机系统基础”习题解答
第 1 章 计算机系统概述
【1-1】简答题 （1）计算机字长（Word）指的是什么？ （2）处理器的“取指－译码－执行周期”是指什么？ （3）总线信号分成哪 3 组信号？ （4）外部设备为什么又称为 I/O 设备？ （5）Windows 的控制台窗口与模拟 DOS 窗口有什么不同？ [答案] （1）处理器每个单位时间可以处理的二进制数据位数称计算机字长。 （2）指令的处理过程。处理器的“取指—译码—执行周期” 是指处理器从主存储器 读取指令（简称取指），翻译指令代码的功能（简称译码），然后执行指令所规定的操作 （简称执行）的过程。 （3）总线信号分成 3 组，分别是数据总线、地址总线和控制总线。 （4）因为外设以输入（Input）和输出（Output）形式与主机交换数据。 （5）Windows 的控制台窗口是基于 32/64 位 Windows 操作系统，模拟 DOS 窗口是基于 16 位 DOS 操作系统。
北理工计算机体系结构习题解答
*1
32000 *
2
15000
*
2
8000
*
2)
*
(
40
1 *106
)
3.875*103秒
21
1-11 假设在一台40MHz处理机上运营200,000条指令旳目旳代码，程序主要
由四种指令构成。根据程序跟踪试验成果，已知指令混合比和每种指令所 需旳指令数如下：
指令类型
CPI
指令混合比
算术和逻辑
1
6
第1章 基础知识
仿真
用一种机器(A)旳微程序直接解 释 实 现 另 一 种 机 器 ( B) 旳 指 令 系 统，从而实现软件移植旳措施
被仿真旳机器称为目旳机，进行 仿真旳机器称为宿主机，解释微 程序机器称为仿真微程序
7
第1章 基础知识
并行性
指能够同步进行运算或操作旳特 征，它有两重含义：
40
第2章
（1）最优Huffman H=- ∑Pi×log2Pi
=0.25×2+0.20×2.322+0.15×2.737+ ……
=2.96
41
I10
I9
I8
I7
I6
I5
I4
I3
I2
0.02
0.03
0.04
0.05
0.08
0.08
0.10
0.15
0.20
1
1 0
0
0.05
0.09
1
0
1
0
0.17
原来存在旳事物或属性，从某个角 度看却好象不存在
软件兼容
程序能够不加修改地运营在各档机 器上，区别仅在于运营时间不同
计算机体系结构习题与答案
一、复习题1．简述冯∙诺依曼原理，冯∙诺依曼结构计算机包含哪几部分部件，其结构以何部件为中心？答：冯∙诺依曼理论的要点包括：指令像数据那样存放在存储器中，并可以像数据那样进行处理；指令格式使用二进制机器码表示；用程序存储控制方式工作。
这3条合称冯∙诺依曼原理冯∙诺依曼计算机由五大部分组成：运算器、控制器、存储器、输入设备、输出设备，整个结构一般以运算器为中心，也可以以控制器为中心。
(P51-P54)2．简述计算机体系结构与组成、实现之间的关系。
答：计算机体系结构通常是指程序设计人员所见到的计算机系统的属性，是硬件子系统的结构概念及其功能特性。
计算机组成（computer organization）是依据计算机体系结构确定并且分配了硬件系统的概念结构和功能特性的基础上，设计计算机各部件的具体组成，它们之间的连接关系，实现机器指令级的各种功能和特性。
同时，为实现指令的控制功能，还需要设计相应的软件系统来构成一个完整的运算系统。
计算机实现，是计算机组成的物理实现, 就是把完成逻辑设计的计算机组成方案转换为真实的计算机。
计算机体系结构、计算机组成和计算机实现是三个不同的概念，各自有不同的含义，但是又有着密切的联系，而且随着时间和技术的进步，这些含意也会有所改变。
在某些情况下，有时也无须特意地去区分计算机体系结构和计算机组成的不同含义。
(P47-P48)3．根据指令系统结构划分，现代计算机包含哪两种主要的体系结构？答：根据指令系统结构划分，现代计算机主要包含：CISC和RISC两种结构。
(P55)4．简述RISC技术的特点？答：从指令系统结构上看，RISC 体系结构一般具有如下特点：(1) 精简指令系统。
可以通过对过去大量的机器语言程序进行指令使用频度的统计，来选取其中常用的基本指令，并根据对操作系统、高级语言和应用环境等的支持增设一些最常用的指令;(2) 减少指令系统可采用的寻址方式种类，一般限制在2或3种;(3) 在指令的功能、格式和编码设计上尽可能地简化和规整，让所有指令尽可能等长;(4) 单机器周期指令，即大多数的指令都可以在一个机器周期内完成，并且允许处理器在同一时间内执行一系列的指令。
计算机体系结构习题答案
一、（5分）计算机系统设计中经常使用的4个定量原理是什么？请简要说明它们的含义。
答：（1）以经常性事件为重点。
在计算机系统的设计中，对经常发生的情况，赋予它优先的处理权和资源使用权，以得到更多的总体上的改进。
（2）Amdahl 定律。
加快某部件执行速度所获得的系统性能加速比，受限于该部件在系统中所占的重要性。
（3）CPU 性能公式。
执行一个程序所需的CPU 时间 = IC ×CPI ×T 。
（4）程序的局部性原理。
程序在执行时所访问地址的分布不是随机的，而是相对地簇聚。
二、（15分）假设某应用程序中有4类操作，通过改进各类操作的功能部件，可（2）各类操作单独改进后，程序获得的加速比分别是多少？ （3）4类操作均改进后，整个程序的加速比是多少？ 答：根据Amdahl 定律aff S n +-=)1(1，其中f 是可改进部分在总运行时间中所占比例，a 是可改进部分的加速比，可得4类操作均改进后，整个程序的加速比：11.77(1)n ii iS FF S =≈-+∑∑三、（5分）请简述指令之间数据冲突的类型。
答：指令之间的数据冲突有3种类型：真相关、反相关、输出相关。
真相关（数据依赖，有时候也称为数据相关）：考虑两条指令i 和j ，i 在j 的前面，指令k 在指令i 和指令j 之间。
如果下述条件之一成立，则称指令j 与指令i 真相关：（1）指令j 使用指令i 产生的结果（写后读）；（2）指令j 与指令k 真相关，而指令k 又与指令i 真相关。
（真相关的传递性） 反相关：考虑两条指令i 和j ，i 在j 的前面，如果指令j 所写的名与指令i 所读的寄存器名或存储地址相同，则称指令i 和j 发生了反相关。
（读后写）输出相关：考虑两条指令i 和j ，i 在j 的前面，如果指令j 和指令i 所写的寄存器名或存储地址相同，则称指令i 和j 发生了输出相关。
（写后写） 其中反相关和输出相关又合称名相关。
计算机体系结构课后答案和复习
第一章计算机体系结构的基本概念1.1名词解释：2.翻译——（基于层次结构）先把N+1级程序全部变换成N级程序之后，再去执行N级程序，在执行过程中，N+1级程序不再被访问。
3.解释——每当一条N+1级指令被译码后，就直接去执行一串等效的N级指令，然后再去取下一条N+1级指令，依此重复执行。
4.体系结构——程序员所看到的计算机的属性，即概念性结构与功能特性。
5.透明性——在计算机技术中，对本来存在的事物或属性，从某一角度来看又好像不存在的概念称为透明性。
6.系列机——在一个厂家生产的具有相同的体系结构，但具有不同的组成和实现的一系列不同型号的机器。
7.软件兼容——同一个软件可以不加修改地运行于体系结构相同的各档机器上，而且它们所获得的结果一样，差别只在于运行的时间不同。
8.兼容机——不同厂家生产的、具有相同体系结构的计算机。
9.计算机组成——计算机体系结构的逻辑实现。
10.计算机实现——计算机组成的物理实现。
11.存储程序计算机（冯·诺依曼结构）——采用存储程序原理，将程序和数据存放在同一存储器中。
指令在存储器中按其执行顺序存储，由指令计数器指明每条指令所在的单元地址。
12.并行性——在同一时刻或同一时间间隔内完成两种或两种以上性质相同或不同的工作。
13.时间重叠——在并行性中引入时间因素，即多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。
14.资源重复——在并行性中引入时间因素，是根据“以数量取胜”的原则，通过重复设置资源，尤其是硬件资源，大幅度提高计算机系统的性能。
15.资源共享——是一种软件方法，它使多个任务按一定的时间顺序轮流使用同一套硬件设备。
16.同构型多处理机——由多个同种类型、至少同等功能的处理机组成、同时处理同一作业中能并行执行的多个任务的机器。
17.异构型多处理机——由多个不同类型、功能不同的处理机组成、串行完成同一作业中不同任务的机器。
计算机系统结构课后答案chap2-answer
第二章计算机指令集结构设计2.1 名词解释1.堆栈型机器——CPU中存储操作数的单元是堆栈的机器。
2.累加型机器——CPU中存储操作数的单元是累加器的机器。
3.通用寄存器型机器——CPU中存储操作数的单元是通用寄存器的机器。
4.CISC——复杂指令集计算机。
5.RISC——精简指令集计算机。
2.2堆栈型机器、累加器型机器和通用寄存器型机器各有什么优缺点？2.3常见的三种通用寄存器型机器的优缺点各有哪些？2.4 指令集结构设计所涉及的内容有哪些？(1)指令集功能设计：主要有RISC和CISC两种技术发展方向；(2)寻址方式的设计：设置寻址方式可以通过对基准程序进行测试统计，察看各种寻址方式的使用频度，根据适用频度设置相应必要的寻址方式；(3)操作数表示和操作数类型：主要的操作数类型和操作数表示的选择有，浮点数据类型（可以采用IEEE 754标准）、整型数据类型（8位、16位、32位的表示方法）、字符型（8位）、十进制数据类型（压缩十进制和非压缩十进制数据表示）等等。
(4)寻址方式的表示：可以将寻址方式编码与操作码中，也可将寻址方式作为一个单独的域来表示。
(5)指令集格式的设计：有固定长度编码方式、可变长编码方式和混合编码方式三种选择。
2.5 简述CISC计算机结构指令集功能设计的主要目标。
从当前的计算机技术观点来看，CISC结构有什么缺点？CISC结构追求的目标是强化指令功能，减少程序的指令条数，以达到提高性能的目的。
从目前的计算机技术观点来看，CISC结构存在以下几个缺点：(1)在CISC结构的指令系统中，各种指令的使用频率相差悬殊。
(2)CISC结构的指令系统的复杂性带来了计算机体系结构的复杂性，这不仅增加了研制时间和成本，而且还容易造成设计错误。
(3)CISC结构的指令系统的复杂性给VLSI设计带来了很大负担，不利于单片集成。
(4)CISC结构的指令系统中，许多复杂指令需要很复杂的操作，因而运行速度慢。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章7.（1）浮点数系统使用的阶基rp=2,阶值位数p=2,尾数基值rm=10，以rm为基的尾数位数m''=1,按照使用的倍数来说，等价于m=4, 试计算在非负阶、正尾数、规格化情况下的最小尾数值、最大尾数值、最大阶值、可表示的最小值和最大值及可表示数的个数。
（2）对于rp=2,p=2,rm=4,m'=2,重复以上计算。
解：依题意列下表：题中“按照使用的倍数来说，等价于m=4,” 这个m=4,因为2^3<10<2^4,等价为实际要4个二进制位，表示RM=10为基的一位12.经统计，某机器14条指令的使用频度分别为：0.01,0.15,0.12,0.03,0.02,0.04,0.02,0.04,0.01,0.13,0.15,0.14,0.11, 0.03。
分别求出用等长码、Huffman码、只有两种码长的扩展操作码3种编码方式的操作码平均码长。
解：等长操作码的平均码长=4位;Huffman编码的平均码长=3.38位;只有两种码长的扩展操作码的平均码长=3.4位。
14.若某机要求：三地址指令4条，单地址指令255条，零地址指令16条。
设指令字长为12位．每个地址码长为3位。
问能否以扩展操作码为其编码?如果其中单地址指令为254条呢?说明其理由。
答：①不能用扩展码为其编码。
∵指令字长12位，每个地址码占3位；∴三地址指令最多是2^(12-3-3-3)=8条，现三地址指令需4条,∴可有4条编码作为扩展码，∴单地址指令最多为4×2^3×2^3=2^8=256条，现要求单地址指令255条，∴可有一条编码作扩展码∴零地址指令最多为1×2^3＝8条不满足题目要求∴不可能以扩展码为其编码。
②若单地址指令254条，可以用扩展码为其编码。
∵依据①中推导，单地址指令中可用2条编码作为扩展码∴零地址指令为2×2^3＝16条，满足题目要求note:三地址指令格式：操作码地址码地址码地址码3位 3位 3位 3位单地址指令格式：操作码地址码9位 3位所以前面9位由于三地址指令用了最前面3位，还有中间6位可作为编码（也就是总共可以有9位作为单地址指令的指令操作码的编码）。
减去3地址指令的4条，有4*2^6=256条，但由于韪目要求要有255条，所以剩下一个编码，已经用了9位的全部编码，最后零地址指令（全部12位都可作为操作码的编码）还有1*2^3=8 (这是12位编码中最后三位的）若只要求254种，则可以有（256-254）*2^3=16条15.某机指令字长16位。
设有单地址指令和双地址指令两类。
若每个地址字段为6位.且双地址指令有X条。
问单地址指令最多可以有多少条?答：单地址指令最多为(16-X)×2^6P.S.双地址指令最多是2^(16-6-6)=2^4=16条，现双地址指令有X条, ∴可有(16-X)条编码作为扩展码，∴单地址指令最多为(16-X)×2^6=256条第三章4.设中断级屏蔽位“1”对应于开放，“0”对应于屏蔽，各级中断处理程序的中断级屏蔽位设置如下：中断处理程序级别中断级屏蔽位1级2级3级4级第1级0 0 0 0第2级 1 0 1 0第3级 1 0 0 0第4级 1 0 1 0(1)当中断响应优先次序为1→2→3→4时，其中断处理次序是什么?(2)如果所有的中断处理都各需3个单位时间，中断响应和中断返回时间相对中断处理时间少得多。
当机器正在运行用户程序时，同时发生第2，3级中断请求，过两个单位时间，又同时发生第1，4级中断请求，试画出程序运行过程示意图。
答：(1)当中断响应优先次序为1→2→3→4时，其中断处理次序为1→3→4→2。
(2)5.若机器共有5级中断,中断响应优先次序为1→2→3→4→5,现要求其实际的中断处理次求序1→4→5→2→3。
(1)设计各级中断处理程序的中断级屏蔽位(令“1”对应于开放，“0”对应于屏蔽);(2)若在运行用户程序时，同时出现第4，2级中断请求，而在处理第2级中断未完成时，又同时出现第1，3，5级中断请求，请画出此程序运行过程示意图。
答：(1)中断级屏蔽位设置如下图：(2)中断过程示意图：如图2、4中断同时出现，进行排队器。
首先响应第2级中断请求，屏蔽字为01100，表明其对第4级中断请求开放，所以转去响应第4级中断请求并进行处理。
响应4，中断4运行结束，回2。
1、3、5进入排队器。
第2级中断请求的处理请求被中断，转去响应第1级中断请求并进行处理。
响应第5级中断请求并进行处理。
继续响应并处理第2级中断处理请求，结束后返回用户程序。
最后处理第3级中断请求。
10.通道型I/O系统由一个字节多路通道A(其中包括两个子通道Al和A2)，两个数组多路通道B1和B2及一个选择通道C构成，各通道所接设备和设备的数据传送速率如表所示。
(1)分别求出各通道应具有多大设计流量才不会丢失信息；(2)设I/O系统流量占主存流量的1/2时才算流量平衡，则主存流量应达到多少?通道号所接设备的数据传送速率(KB/s)子通道A1 50 35 20 20 50 35 20 20 字节多路通道子通道A2 50 35 20 20 50 35 20 20 数组多路通道B1 500 400 350 250数组多路通道B2 500 400 350 250 选择通道C 500 400 350 250解：(1)要不丢失信息，各通道需要达到的流量：字节多路通道子通道A1:0.25KB/S;字节多路通道子通道A2:0.25KB/S;数组多路通道B1:500KB/s;数组多路通道B2:500KB/s;选择通道C:500KB/s。
(2)主存流量应达到4MB/S。
剖析:(1)设备要求字节多路通道或其子通道的实际最大流量，是该通道所接各设备的字节传送速率之和;设备要求数组多路通道或选择通道的实际最大流量，是该通道所接各设备的字节传送速率中的最大者。
(2)I/O系统中，各种通道和子通道可以并行工作，因此，I/O系统的最大流量应等于各通道最大流量之和。
第4章4.某虚拟存储器共8个页面，每页1024个字，实际主存为4096个字，采用页表法进行地址映象。
映象表的内容如下表所示。
注：我把虚页号加上了。
(1)列出会发生页面失效的全部虚页号；(2)按以下虚地址计算主存实地址：0，3728，1023，1024，2055，7800，4096，6800。
解:(1)会发生页面失效的全部虚页号为：2,3,5,7。
(2)剖析：(1)根据页表法列出表2，当装入位为0时，即为页面失效，再找出相对应的虚页号即可。
(2)虚页号=虚地址/页面大小页内位移量=虚地址－虚页号*页面大小实地址＝实页号*页面大小＋页内位移量由于可以用替换算法解决页面失效的问题，所以，发生页面失效的虚页2,3,5,7仍然可以有相应的实地址，但这样要在页表中建立新的虚实地址对应关系，新的虚实地址对应关系和原来的对应关系相同的可能性就很小了。
6.设某程序包含5个虚页，其页地址为4，5，3，2，5，1，3，2，2，5，1，3。
当使用LRU算法替换时，为获得最高命中率，至少应分配给该程序几个实页？其可能的最高命中率为多少？12.有一个Cache存储器。
主存共分8个块(0~7),Cache为4个块(0~3),采用组相联映象，组内块数为2块，替换算法为近期最少使用算法(LRU)。
(1)画出主存、Cache地址的各字段对应关系(标出位数)图;(2)画出主存、Cache空间块的映象对应关系示意图;(3)对于如下主存块地址流：1,2,4,1,3,7,0,1,2,5,4,6,4,7,2,如主存中内容一开始未装入Cache中，请列出Cache中各块随时间的使用状况;(4)对于(3),指出块失效又发生块争用的时刻;(5)对于(3),求出此期间Cache的命中率。
解答：(1)主存地址、Cache地址的各字段的位数及其对应关系如下图所示(2)主存块、Cache块的映象对应关系如下图所示(3)Cache中各块随时间的使用状况如下图所示。
图中标*号的是候选替换块的块号，H：命中;R：替换;L：失效。
(4)发生块失效又发生块争用的时刻有6、7、9、10、11、12、14、15。
(5)Cache的块命中率Hc=3/15=0.2。
剖析：由于主存块、Cache块之间存在上述的映象对应关系，主存的第0、1、4、5块只能映象装入或替换物理Cache的第0、1块;主存的第2、3、6、7块只能映象装入或替换物理Cache的第2、3块。
第5章3.假设指令的解释分取指、分析与执行3步，每步的时间相应为t取指、t分析、t执行,(1)分别计算下列几种情况下，执行完100条指令所需时间的一般关系式：a.顺序方式;b.仅“执行k”与“取指k+1”重叠;c.仅“执行k”、“分析k+1”、“取指k+2”重叠;(2)分别在t取指=t分析=2、t执行=1及t取指=t执行=5、t分析=2两种情况下，计算出上述各结果。
解：(1)执行完100条指令所需时间：a.100*(t取指+t分析+t执行);b.t取指+100*t分析+99*max(t取指+t执行)+t执行;c.t取指+max(t取指+t分析)+98*max(t取指+t分析+t执行)+max(t分析+t执行)+t执行。
(2)在t取指=t分析=2、t执行=1的情况下，执行完100条指令所需时间：a.500b.401c.203在t取指=t执行=5、t分析=2的情况下，执行完100条指令所需时间：a.1200b.705c.5105.流水线有4个功能部件组成，每个功能部件的延迟时间为△t，当输入10个数据后间歇5△t又输入10个数据，如此周期性地工作，求此时流水线的吞吐率，并画出时空图。
解：TP=10/14△t=5/7△t时空图：6.有一个浮点乘流水线如图5.35(a)所示，其乘积可直接返回输入端或暂存于相应缓冲寄存器中，画出实现A*B*C*D的时空图以及输入端的变化，并求出该流水线的吞吐率和效率;当流水线改为图5.35(b)形式实现同一计算时，求该流水线的效率及吞吐率。
图5.35(a)图5.35(b)解：按图5.35(a)组织的流水线时，TP=3/13△t;η=3/11。
实现A*B*C*D的时空图如图0504所示：图0504按图5.35(a)组织的流水线时，TP=3/13△t;η=3/11。
实现A*B*C*D的时空图如图0504所示：图0505剖析：为了减少运算过程中的操作数相关，A*B*C*D应改为((A*B)*(C*D))进行运算。
8.一个4段的双输入端规格化浮点加法流水线，每段经过时间10ns,输出可直接返回输入或将结果暂存于相应缓冲器中，问最少需经多少时间能求(10)∑(i=1)Ai，并画出时空图。