芯片封装详细图解
几种封装形式(配图)
一直对IC贴片封装的具体名字搞不清楚，就知道是贴片的，再问我具体的，我就傻眼了。
今天决定，彻底扫盲一下。
(1)SOP(2)LQFP(现在低频最常见的一种了吧)(3)PLCC(4)QFN(5)BGA一、SOPSOP也是一种很常见的元件封装形式，始于70年代末期。
sop封装示意图由1980 年代以前的通孔插装(PTH)型态，主流产品为DIP(Dual In-Line Package)，进展至1980 年代以SMT(Surface Mount Technology)技术衍生出的SOP(Small Out-Line Package)、SOJ(Small Out-LineJ-Lead)、PLCC(Plastic Leaded Chip Carrier)、QFP(Quad Flat Package)封装方式，在IC 功能及I/O 脚数逐渐增加后，1997 年Intel 率先由QFP 封装方式更新为BGA(Ball Grid Array，球脚数组矩阵)封装方式，除此之外，近期主流的封装方式有CSP(Chip Scale Package 芯片级封装)及Flip Chip(覆晶)。
SOP封装的应用范围很广，而且以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等在集成电路中都起到了举足轻重的作用。
像主板的频率发生器就是采用的SOP 封装。
二、LQFP(现在低频最常见的一种了吧)LQFP也就是薄型QFP（Low-profile Quad Flat Package）指封装本体厚度为1.4mm的QFP，是日本电子机械工业会根据制定的新QFP外形规格所用的名称。
下面介绍下QFP封装：这种技术的中文含义叫方型扁平式封装技术（Plastic Quad Flat Package），该技术实现的CPU芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100以上。
常用PCB封装图解
常用集成电路芯片封装图doc文档可能在WAP端浏览体验不佳。
建议您优先选择TXT，或下载源文件到本机查看。
PCB 元件库命名规则2.1 集成电路（直插）用DIP-引脚数量+尾缀来表示双列直插封装尾缀有N 和W 两种,用来表示器件的体宽N 为体窄的封装，体宽300mil,引脚间距2.54mm W 为体宽的封装, 体宽600mil,引脚间距 2.54mm 如：DIP-16N 表示的是体宽300mil,引脚间距2.54mm 的16 引脚窄体双列直插封装 2.2 集成电路（贴片）用SO-引脚数量+尾缀表示小外形贴片封装尾缀有N、M 和W 三种,用来表示器件的体宽N为体窄的封装，体宽150mil,引脚间距 1.27mm M 为介于N 和W 之间的封装，体宽208mil,引脚间距1.27mm W 为体宽的封装, 体宽300mil,引脚间距 1.27mm 如：SO-16N 表示的是体宽150mil，引脚间距1.27mm 的16 引脚的小外形贴片封装若SO 前面跟M 则表示为微形封装，体宽118mil,引脚间距0.65mm 2.3 电阻 2.3.1 SMD 贴片电阻命名方法为：封装+R 如：1812R 表示封装大小为1812 的电阻封装2.3.2 碳膜电阻命名方法为：R-封装如：R-AXIAL0.6 表示焊盘间距为0.6 英寸的电阻封装 2.3.3 水泥电阻命名方法为：R-型号如：R-SQP5W 表示功率为5W 的水泥电阻封装 2.4 电容 2.4.1 无极性电容和钽电容命名方法为：封装+C 如：6032C 表示封装为6032 的电容封装 2.4.2 SMT 独石电容命名方法为：RAD+引脚间距如：RAD0.2 表示的是引脚间距为200mil 的SMT 独石电容封装 2.4.3 电解电容命名方法为：RB+引脚间距/外径如：RB.2/.4 表示引脚间距为200mil, 外径为400mil 的电解电容封装 2.5 二极管整流器件命名方法按照元件实际封装，其中BAT54 和1N4148 封装为1N4148 2.6 晶体管命名方法按照元件实际封装，其中SOT-23Q 封装的加了Q 以区别集成电路的SOT-23 封装，另外几个场效应管为了调用元件不致出错用元件名作为封装名 2.7 晶振HC-49S,HC-49U 为表贴封装，AT26,AT38 为圆柱封装，数字表规格尺寸如：AT26 表示外径为2mm，长度为8mm 的圆柱封装 2.8 电感、变压器件电感封封装采用TDK 公司封装 2.9 光电器件 2.9.1 贴片发光二极管命名方法为封装+D 来表示如：0805D 表示封装为0805 的发光二极管 2.9.2 直插发光二极管表示为LED-外径如LED-5 表示外径为5mm 的直插发光二极管2.9.3 数码管使用器件自有名称命名 2.10 接插件 2.10.1 SIP+针脚数目+针脚间距来表示单排插针，引脚间距为两种：2mm，2.54mm 如：SIP7-2.54 表示针脚间距为 2.54mm 的7 针脚单排插针 2.10.2 DIP+针脚数目+针脚间距来表示双排插针，引脚间距为两种：2mm，2.54mm 如：DIP10-2.54 表示针脚间距为2.54mm 的10 针脚双排插针 2.10.3 其他接插件均按E3 命名 2.11 其他元器件详见《Protel99se 元件库清单》3 SCH 元件库命名规则3.1 单片机、集成电路、二极管、晶体管、光电器件按照器件自有名称命名 3.2 TTL74 系列和COMS 系列是从网上找的元件库，封装和编码需要在画原理图时重新设定 3.3 电阻 3.3.1 SMD 电阻用阻值命名，后缀加-F 表示1%精度，如果一种阻值有不同的封装，则在名称后面加上封装如：3.3-F-1812 表示的是精度为1%，封装为1812，阻值为 3.3 欧的电阻 3.3.2 碳膜电阻命名方法为：CR+功率-阻值如：CR2W-150 表示的是功率为2W，阻值为150 欧的碳膜电阻 3.3.3 水泥电阻命名方法为：R+型号-阻值如：R-SQP5W-100 表示的是功率为5W，阻值为100 欧的水泥电阻 3.3.4 保险丝命名方法为：FUSE-规格型号，规格型号后面加G 则表示保险管如：FUSE-60V/0.5A 表示的是60V,0.5A 的保险丝 3.4 电容3.4.1 无极性电容用容值来命名，如果一种容值有不同的封装，则在容值后面加上封装。
常用PCB封装图解
常用集成电路芯片封装图三极管封装图LQFP BQFP PQFPSC-70SOJSSOPSOP TQFP常见集成电路（IC）芯片的封装SIP(Single In-line Package)单列直插式封装PGA(Pin Grid Array Package)插针网格阵列封装PLCC(Plastic leaded.CSP(Chip Scale Package)芯片缩放式封装DIP,SIP,SOP,TO,SOT元件封裝形式(图)各元器件封装形式图解,不知道有没有人发过.暂且放上!CDIP-----Ceramic Dual In-Line PackageCLCC-----Ceramic Leaded Chip CarrierCQFP-----Ceramic Quad Flat PackDIP-----Dual In-Line PackageLQFP-----Low-Profile Quad Flat PackMAPBGA------Mold Array Process Ball Grid ArrayPBGA-----Plastic Ball Grid ArrayPLCC-----Plastic Leaded Chip CarrierPQFP-----Plastic Quad Flat PackQFP-----Quad Flat PackSDIP-----Shrink Dual In-Line PackageSOIC-----Small Outline Integrated PackageSSOP-----Shrink Small Outline PackageDIP-----Dual In-Line Package-----双列直插式封装。
插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。
DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。
PLCC-----Plastic Leaded Chip Carrier-----PLCC封装方式，外形呈正方形，32脚封装，四周都有管脚，外形尺寸比DIP封装小得多。
PCB封装最完整(图解)
C－(ceramic)表示陶瓷封装的记号。
例如，CDIP 表示的是陶瓷DIP。
是在实际中经常使用的记号。
1、BGA(ball grid array)球形触点陈列，表面贴装型封装之一。
在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。
也称为凸点陈列载体(PAC)。
引脚可超过200，是多引脚LSI 用的一种封装。
封装本体也可做得比QFP(四侧引脚扁平封装)小。
例如，引脚中心距为1.5mm 的360 引脚BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。
而且BGA 不用担心QFP 那样的引脚变形问题。
该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。
最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。
现在也有一些LSI 厂家正在开发500 引脚的BGA。
BGA 的问题是回流焊后的外观检查。
现在尚不清楚是否有效的外观检查方法。
有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。
美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。
①CPAC(globe top pad array carrier)美国Motorola 公司对BGA 的别称(见BGA)。
②PAC(pad array carrier)凸点陈列载体，BGA 的别称(见BGA)。
③OPMAC(over molded pad array carrier)模压树脂密封凸点陈列载体。
美国Motorola 公司对模压树脂密封BGA 采用的名称(见BGA)。
脚中心距有0.55mm 和0.4mm 两种规格。
目前正处于开发阶段。
2、QFP系列QFP(quad flat package)四侧引脚扁平封装。
芯片封装大全(图文对照)
封装有两大类；一类是通孔插入式封装(through-hole package)；另—类为表面安装式封装(surface moun te d Package)。
每一类中又有多种形式。
表l和表2是它们的图例，英文缩写、英文全称和中文译名。
图6示出了封装技术在小尺寸和多引脚数这两个方向发展的情况。
DIP是20世纪70年代出现的封装形式。
它能适应当时多数集成电路工作频率的要求，制造成本较低，较易实现封装自动化印测试自动化，因而在相当一段时间内在集成电路封装中占有主导地位。
但DIP的引脚节距较大(为2.54mm)，并占用PCB板较多的空间，为此出现了SHDIP和SKDIP等改进形式，它们在减小引脚节距和缩小体积方面作了不少改进，但DIP最大引脚数难以提高(最大引脚数为64条)且采用通孔插入方式，因而使它的应用受到很大限制。
为突破引脚数的限制，20世纪80年代开发了PGA封装，虽然它的引脚节距仍维持在2.54mm或1.77mm，但由于采用底面引出方式，因而引脚数可高达500条～600条。
随着表面安装技术(surface mounted technology, SMT)的出现，DIP封装的数量逐渐下降，表面安装技术可节省空间，提高性能，且可放置在印刷电路板的上下两面上。
SOP应运而生，它的引脚从两边引出，且为扁平封装，引脚可直接焊接在PCB板上，也不再需要插座。
它的引脚节距也从DIP的2.54 mm减小到1.77mm。
后来有SSOP和TSOP改进型的出现，但引脚数仍受到限制。
QFP也是扁平封装，但它们的引脚是从四边引出，且为水平直线，其电感较小，可工作在较高频率。
引脚节距进一步降低到1.00mm，以至0.65 mm和0.5 mm，引脚数可达500条，因而这种封装形式受到广泛欢迎。
但在管脚数要求不高的情况下，SOP以及它的变形SOJ(J型引脚)仍是优先选用的封装形式，也是目前生产最多的一种封装形式。
方形扁平封装-QFP (Quad Flat Package)[特点] 引脚间距较小及细，常用于大规模或超大规模集成电路封装。
PCB封装最完整版(图解)
C－(ceramic)表示陶瓷封装的记号。
例如，CDIP 表示的是陶瓷DIP。
是在实际中经常使用的记号。
1、BGA(ball grid array)球形触点陈列，表面贴装型封装之一。
在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。
也称为凸点陈列载体(PAC)。
引脚可超过200，是多引脚LSI 用的一种封装。
封装本体也可做得比QFP(四侧引脚扁平封装)小。
例如，引脚中心距为1.5mm 的360 引脚BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。
而且BGA 不用担心QFP 那样的引脚变形问题。
该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。
最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。
现在也有一些LSI 厂家正在开发500 引脚的BGA。
BGA 的问题是回流焊后的外观检查。
现在尚不清楚是否有效的外观检查方法。
有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。
美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。
①CPAC(globe top pad array carrier)美国Motorola 公司对BGA 的别称(见BGA)。
②PAC(pad array carrier)凸点陈列载体，BGA 的别称(见BGA)。
③OPMAC(over molded pad array carrier)模压树脂密封凸点陈列载体。
美国Motorola 公司对模压树脂密封BGA 采用的名称(见BGA)。
脚中心距有0.55mm 和0.4mm 两种规格。
目前正处于开发阶段。
2、QFP系列QFP(quad flat package)四侧引脚扁平封装。
芯片封装技术——WireBond与FlipChip
芯片封装技术——WireBond与FlipChip文章目录•前言•一、COB技术——Wire bond•1.Ball Bonding(球焊）•o 1.1球焊压焊头o 1.2球焊流程示意图o 1.3球焊机•2.Wedge Bonding（平焊/楔焊)•o 2.1楔焊压焊头o 2.2平焊流程示意图o 2.3平焊机•3.金属线•o 3.1金线o 3.2铝线•4.bonding技术优势•5.常见缺陷•二、Flip Chip封装技术前言裸芯片技术主要有两种形式：一种是COB技术，另一种是倒装片技术（Flip Chip）。
COB是简单的裸芯片贴装技术，但它的封装密度远不如TAB和倒片焊技术。
板上芯片（Chip On Board, COB)工艺过程首先是在基底表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖硅片安放点，然后将硅片直接安放在基底表面，热处理至硅片牢固地固定在基底为止，随后再用丝焊的方法在硅片和基底之间直接建立电气连接。
Flip Chip也叫倒晶封装或者覆晶封装，是一种先进的封装技术，有别于传统的COB技术，Flip Chip技术是将芯片连接点长凸块(bump),然后将芯片翻转过来使凸块与基板(substrate)直接连接。
wire bond图一、COB技术——Wire bond1.Ball Bonding(球焊）金线通过空心夹具的毛细管穿出，然后经过电弧放电使伸出部分熔化，并在表面张力作用下成球形，然后通过夹具将球压焊到芯片的电极上，压下后作为第一个焊点，为球焊点，然后从第一个焊点抽出弯曲的金线再压焊到相应的位置上，形成第二个焊点，为平焊（楔形）焊点，然后又形成另一个新球用作于下一个的第一个球焊点。
球焊的第一个焊点为球焊点，第二个为平焊点Ball Bonding 图1.1球焊压焊头球焊选用毛细管头，一般用陶瓷或钨制成；焊点是在热(一般为100-500°C）、超声波、压力以及时间的综合作用下形成的。
元器件封装大全：图解+文字详述
元器件封装类型：A.Axial轴状的封装（电阻的封装）AGP （Accelerate raphical Port）加速图形接口AMR(Audio/MODEM Riser) 声音/调制解调器插卡BBGA（Ball Grid Array）球形触点阵列，表面贴装型封装之一。
在印刷基板的背面按阵列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。
也称为凸点阵列载体(PAC)BQFP(quad flat package with bumper)带缓冲垫的四侧引脚扁平封装。
QFP封装之一，在封装本体的四个角设置突(缓冲垫)以防止在运送过程中引脚发生弯曲变形。
C 陶瓷片式载体封装C－(ceramic) 表示陶瓷封装的记号。
例如，CDIP 表示的是陶瓷DIP。
Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。
带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。
CERQUAD(Ceramic Quad Flat Pack)表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。
带有窗口的Cerquad 用于封装EPROM 电路。
散热性比塑料QFP 好，在自然空冷条件下可容许1.5～2W 的功率CGA(Column Grid Array) 圆柱栅格阵列，又称柱栅阵列封装CCGA(Ceramic Column Grid Array) 陶瓷圆柱栅格阵列CNR是继AMR之后作为INTEL的标准扩展接口CLCC 带引脚的陶瓷芯片载体，引脚从封装的四个侧面引出，呈丁字形。
带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。
此封装也称为QFJ、QFJ－G COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
➢主要材料为铜，会在上面进行镀银、 NiPdAu等材料；
➢L/F的制程有Etch和Stamp两种；
➢易氧化，存放于氮气柜中，湿度小 于40%RH;
➢除了BGA和CSP外，其他Package都会采用Lead Frame， BGA采用的是Substrate；
Company Logo
Bond Ball：第一焊点。指金线在Cap的作用下，在Pad上形成的焊接点 ，一般为一个球形；
Wedge：第二焊点。指金线在Cap的作用下，在Lead Frame上形成的焊 接点，一般为月牙形（或者鱼尾形）；
W/B四要素：压力（Force）、超声（USG Power）、时间（Time）、 温度（Temperature）；
➢Wafer Wash主要清洗Saw时候产生的各种粉尘，清洁Wafer；
Company Logo
Logo
FOL– Wafer Saw晶圆切割
Wafer Saw Machine
Saw Blade(切割刀片)： Life Time：900~1500M； Spindlier Speed：30~50K rpm： Feed Speed：30~50/s;
Company Logo
Logo
FOL– Wire Bonding 引线焊接
EFO打火杆在磁 Cap下降到芯片的Pad
嘴前烧球
上，加Force和Power
形成第一焊点
Cap牵引金 线上升
Cap运动轨迹形成 良好的Wire Loop
Cap下降到Lead Frame形成焊接
Cap侧向划开，将金 线切断，形成鱼尾
Cap上提，完成一次 动作
Company Logo
Logo
FOL– Wire Bonding 引线焊接
Wire Bond的质量控制：
Wire Pull、Stitch Pull（金线颈部和尾部拉力）
Ball Shear（金球推力）
Wire Loop（金线弧高）
Ball Thickness（金球厚度）
Wafer
2nd Optical 第二道光检
Die Attach 芯片粘接
Back Grinding
磨片
Wafer Wash 晶圆清洗
Epoxy Cure 银浆固化
EOL
Wafer Mount 晶圆安装
Wafer Saw 晶圆切割
道光检
Logo
Raw Material in Assembly(封装原材料)
【Gold Wire】焊接金线
➢实现芯片和外部引线框架的电性和物 理连接；
➢金线采用的是99.99%的高纯度金；
➢同时，出于成本考虑，目前有采用铜 线和铝线工艺的。优点是成本降低， 同时工艺难度加大，良率降低；
➢线径决定可传导的电流；0.8mil， 1.0mil，1.3mils，1.5mils和2.0mils；
Company Logo
Logo
FOL– Wire Bonding 引线焊接
陶瓷的Capillary
内穿金线，并且在EFO的 作用下，高温烧球；
金线在Cap施加的一定 压力和超声的作用下， 形成Bond Ball；
金线在Cap施加的一 定压力作用下，形成 Wedge；
陶瓷封装优于金属封装，也用于军事产 品，占少量商业化市场；
塑料封装用于消费电子，因为其成本低 ，工艺简单，可靠性高而占有绝大部分 的市场份额；
金属封装
Company Logo
Logo
IC Package （IC的封装形式）
• 按与PCB板的连接方式划分为：
PTH
PTH-Pin Through Hole, 通孔式； SMT-Surface Mount Technology ，表面贴装式。 目前市面上大部分IC均采为SMT式 的
Write Epoxy 点银浆
Die Attach 芯片粘接
Epoxy Cure 银浆固化
Epoxy Storage： 零下50度存放；
Epoxy Aging： 使用之前回温，除 去气泡；
Epoxy Writing： 点银浆于L/F的Pad 上，Pattern可选；
Company Logo
➢存放条件：零下5°保存，常温下需回温24小时；
Company Logo
Logo
Raw Material in Assembly(封装原材料)
【Epoxy】银浆
➢成分为环氧树脂填充金属粉末（Ag）；
➢有三个作用：将Die固定在Die Pad上； 散热作用，导电作用；
➢-50°以下存放，使用之前回温24小时；
Die Attach： Placement<0.05mm;
Company Logo
Logo
FOL– Epoxy Cure 银浆固化
银浆固化： 175°C，1个小时； N2环境，防止氧化：
Die Attach质量检查： Die Shear（芯片剪切力）
Company Logo
Logo
FOL– Wire Bonding 引线焊接
※利用高纯度的金线（Au） 、铜线（Cu）或铝线（Al）把 Pad 和 Lead通过焊接的方法连接起来。Pad是芯片上电路的外接 点，Lead是 Lead Frame上的 连接点。
W/B是封装工艺中最为关键的一部工艺。
Company Logo
Logo
IC Package （IC的封装形式）
Package--封装体：
➢指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC） 形成的不同外形的封装体。
➢IC Package种类很多，可以按以下标准分类：
• 按封装材料划分为： 金属封装、陶瓷封装、塑料封装
Company Logo
Logo
Typical Assembly Process Flow
FOL/前段
EOL/中段
Plating/电镀
EOL/后段 Final Test/测试
Company Logo
Logo
FOL– Front of Line前段工艺
的Pad上，具体位置可控； 4、Bond Head Resolution：
X-0.2um；Y-0.5um；Z-1.25um； 5、Bond Head Speed：1.3m/s；
Company Logo
Logo
FOL– Die Attach 芯片粘接
Epoxy Write： Coverage >75%;
Company Logo
Logo
IC Package Structure（IC结构图）
TOP VIEW SIDE VIEW
Lead Frame 引线框架
Die Pad 芯片焊盘
Gold Wire 金线
Epoxy 银浆
Mold Compound 环氧树脂
Company Logo
Logo
FOL– 2nd Optical Inspection二光检查
主要是针对Wafer Saw之后在显微镜下进行Wafer的外观检查，是否有 出现废品。
Chipping Die 崩边
Company Logo
Logo
FOL– Die Attach 芯片粘接
其中，CSP由于采用了Flip Chip技术和裸片封装，达到了 芯片面积/封装面积=1:1，为目前最高级的技术；
Company Logo
Logo
IC Package （IC的封装形式）
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
Company Logo
Logo
FOL– Wafer Saw晶圆切割
Wafer Mount 晶圆安装
Wafer Saw 晶圆切割
Wafer Wash 清洗
➢将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落；
➢通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后面的 Die Attach等工序；
Company Logo
Logo
FOL– Back Grinding背面减薄
Taping 粘胶带
Back Grinding
磨片
De-Taping 去胶带
➢将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到 封装需要的厚度（8mils~10mils）；
➢磨片时，需要在正面（Active Area）贴胶带保护电路区域 同时研磨背面。研磨之后，去除胶带，测量厚度；
• 按照和PCB板连接方式分为： PTH封装和SMT封装
• 按照封装外型可分为： SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等；
Company Logo
Logo
IC Package （IC的封装形式）
• 按封装材料划分为：
塑料封装
陶瓷封装
金属封装主要用于军工或航天技术，无 商业化产品；
Company Logo
Logo
Raw Material in Assembly(封装原材料)
【Mold Compound】塑封料/环氧树脂
➢主要成分为：环氧树脂及各种添加剂（固化剂，改性剂，脱 模剂，染色剂，阻燃剂等）；