格雷码、二进制码转换
格雷码、二进制码转换
南理工紫金学院
EDA设计实验
由于case属于顺序语句， 在VHDL中顺序语句只能存 在与进程中。
南理工紫金学院
VHDL 常用基本语句
EDA设计实验
进程语句
进程主要用于描述顺序语句，其格式如下：
标记：process （敏感信号表 ） --变量声明语句； begin --顺序语句 end process; 敏感信号（包括端口信号）指那些值发生改变后能引起 进程语句执行的信号。当敏感信号发生改变时，进程启 动，begin和end之间的语句从上到下顺序执行一次，然 后返回进程语句开始，等待下一次敏感信号的变化。因 此进程语句有两种状态：等待状态和执行状态。 南理工紫金学院
Library IEEE; use IEEE.std_logic_1164.all;
entity and_gate is port(a,b: IN std_logic; y: out std_logic); end and_gate; architecture rhl of and_gate is begin y<=a and b; end rhl;
EDA设计实验
第二节 格雷码、二进制码转换
南理工紫金学院
EDA设计实验
实验内容
1）学习VHDL代码修改。 2）利用case语句描述4位格雷码/二进制码 转换电路，要求将输入输出的数据用数码 管显示。 。 3）利用generate并行语句描述n位格雷码/ 二进制码转换电路（n=4）。 4） 利用实验箱验证所设计电路的正确性， 要求将输入输出的数据用七段数码管显示。
能进行逻辑运算的数据类型：bit、bit_vector、 boolean std_logic、std_logic_vector
格雷码转换为二进制码
格雷码转换为二进制码什么是格雷码？在计算机科学中，格雷码（Gray code）是一种二进制编码方式，也称为反射二进制码。
它的特点是相邻的两个数值只有一位不同，这样可以减少传输错误和电路噪声对数据的影响。
格雷码最早由法国数学家欧仁·格雷于19世纪中叶提出，并应用于机械转盘等领域。
后来，随着计算机科学的发展，格雷码被广泛应用于数字通信、编码器、存储器等领域。
格雷码与二进制码的转换格雷码转换为二进制码要将格雷码转换为二进制码，可以使用以下步骤：1.将最高位（最左边）保持不变，作为二进制数的最高位。
2.从左到右依次处理每一位：–如果当前位与前一位相同，则该位为0。
–如果当前位与前一位不同，则该位为1。
以下是一个示例，将4位格雷码转换为4位二进制码：格雷码二进制码0000 00000001 00010011 00100010 00110110 01000111 01010101 01100100 0111……二进制码转换为格雷码要将二进制码转换为格雷码，可以使用以下步骤：1.将最高位（最左边）保持不变，作为格雷码的最高位。
2.从左到右依次处理每一位：–如果当前位与前一位相同，则该位为0。
–如果当前位与前一位不同，则该位为1。
以下是一个示例，将4位二进制码转换为4位格雷码：格雷码二进制码0000 00000001 0001格雷码转换的应用数字通信在数字通信中，数据传输可能受到噪声的干扰。
使用普通的二进制编码方式，由于相邻数值之间可能有多个位发生变化，噪声可能导致多个错误比特。
而使用格雷码，则可以减少这种错误的发生，因为相邻数值之间只有一位发生变化。
编码器编码器是一种用于将旋转或线性运动转换为数字信号的装置。
使用格雷码编码器可以提供高精度和高可靠性的位置测量。
由于格雷码中相邻数值只有一位不同，因此在读取编码器输出时，可以更容易地检测到位置变化。
存储器在存储器中，使用格雷码编址可以减少数据传输的错误。
格雷码与二进制码的互转
格雷码与二进制码的互转
格雷码(Gray Code)与二进制码(Binary Code)是一种二进制变换编码形式，被用于错误纠正、机器人控制以及防止计算机硬件而设计出来的。
1. 格雷码的定义：
格雷码的定义是每多加一位二进制，所生成的一串编码依次改变一组
比特后得到，而它只有两个状态：1和0。
也就是说，在每一位的变化
范围中，都只有一次变化，当变化完成后又重新回到原有状态，即前
一步的状态，这样就形成了一种叫做“码”的序列，也就是格雷码。
2. 格雷码与二进制码的区别：
a)二进制码是一种线性变换，格雷码是一种非线性变换，因此具有明显的非线性特性。
b）二进制码的前一位改变时会使所有位都发生改变，而格雷码的前一
位变化时只会造成下一位的改变，说明上一位的改变有限制体现。
c）由于格雷码包含非线性特性，所以它在采用某些特殊信号中会比二
进制码拥有更好的可靠性和抗干扰性，这也是它被用于错误纠正、机
器人控制以及防止计算机硬件而设计出来的原因之一。
3. 格雷码与二进制码的互转：
（1）格雷码转换成二进制码：在格雷码中，G3到G7是
011→001→101→100，那么转换成二进制码的就是
011→111→101→110，即G3到G7的二进制码就是0111101110。
（2）二进制码转换成格雷码：比如说01101000，第一位没有变化，从第二位开始，那么他就是0110→0100→1100→1000，因此，01101000就转换成了01100100。
二进制码转换为格雷码的公式
二进制码转换为格雷码的公式二进制码与格雷码是一种常用的数字编码方式，在很多应用中得到广泛应用。
二进制码与格雷码的转换是一种重要的算法，本文将详细介绍二进制码转换为格雷码的公式。
首先，我们来了解一下二进制码和格雷码的基本概念。
二进制码是一种基于二进制的数字编码方式。
在二进制码中，每一位上的数值只能是0或1、例如，二进制码0000表示数字0，二进制码0001表示数字1，二进制码0010表示数字2，以此类推。
格雷码是一种数字编码方式，与二进制码相比，格雷码在相邻的两个数之间只有一位不同。
例如，格雷码0000表示数字0，格雷码0001表示数字1，格雷码0011表示数字2，以此类推。
接下来，来介绍二进制码转换为格雷码的公式。
在二进制码转换为格雷码的过程中，我们可以使用递归的方法来实现。
递归是一种在函数定义中使用函数自身的方法，在解决一些具有重复性质的问题时十分有效。
下面是二进制码转换为格雷码的公式：1.当n=0时，格雷码为02.当n=1时，格雷码为013.当n>1时，将n-1位二进制码转换为n-1位格雷码。
3.1将n-1位二进制码转换为n-1位格雷码，记为G(n-1)3.2将G(n-1)的每一位与1进行异或操作，得到n-1位格雷码的反转，记为R(n-1)3.3将R(n-1)的每一位添加1，得到n位格雷码的前半部分，记为G(n)3.4将G(n)的前半部分添加0，得到n位格雷码的后半部分，记为G'(n)3.5将G(n)和G'(n)的每一位连接起来，将得到的结果作为n位格雷码。
通过以上公式，我们可以将任意位数的二进制码转换为格雷码。
以下是一个示例，演示了如何将4位二进制码转换为4位格雷码：二进制码格雷码00000000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000通过上述示例可以看出，二进制码转换为格雷码的过程可以通过递归方法实现，通过对n-1位二进制码的转换，然后进行逆序和异或操作来得到n位格雷码。
格雷码与二进制代码的转换规则
格雷码与二进制代码的转换规则格雷码（Gray code）是一种二进制编码方式，相邻两个码字的汉明距离恒为1、格雷码主要用于数字通信、电子工程以及数值计算等领域。
一、二进制代码转换为格雷码：格雷码的转换过程是通过递归算法实现的。
具体步骤如下：1.将二进制数按位划分为两部分，分别为最高位和其余位。
2.最高位保持不变，其余位与前一位的值进行异或运算。
3.递归上述过程，直到最后一位，即可得到相应的格雷码。
例如，将二进制数1101转换为格雷码的过程如下：1.最高位保持不变，即第一位为12.第二位为1与前一位0异或得到13.第三位为0与前一位1异或得到14.第四位为1与前一位0异或得到1所以，二进制数1101的格雷码为1111二、格雷码转换为二进制代码：格雷码转换为二进制代码的过程也是通过递归算法实现的。
具体步骤如下：1.格雷码的第一位与二进制代码的第一位保持一致。
2.格雷码剩余位与每一位的前一位进行异或运算得到相应的二进制位。
3.递归上述过程，直到最后一位，即可得到相应的二进制代码。
例如，将格雷码1010转换为二进制代码的过程如下：1.第一位保持一致，即为12.第二位为1与前一位的1异或得到0。
3.第三位为0与前一位的0异或得到0。
4.第四位为1与前一位的0异或得到1所以，格雷码1010转换为二进制代码为1001以上是格雷码与二进制代码的互相转换过程及规则。
格雷码与二进制代码之间的转换在数字通信与电子工程中有着广泛的应用。
例如，在传输数据时，通过将数据用格雷码表示，可以减小传输过程中的错误率；在电子工程中，通过使用格雷码可以减少数字电路的转换延迟和消除输出震荡等问题。
总之，格雷码与二进制代码之间的转换规则是通过递归算法实现的，可以根据具体的位数和要转换的码值进行转换。
这种转换方式在数字通信和电子工程等领域具有很大的实用价值，能够提高数据传输效率和数字电路的性能。
格雷码、二进制转换及译码电路
EDA技术与应用实验报告实验名称：格雷码、二进制转换及译码电路姓名：陈丹学号：2班级：电信（2）班时间：南京理工大学紫金学院电光系一、实验目的1）学习用VHDL代码描述组合逻辑电路的方法。
2) 掌握when….else….，generate和case并行语句的使用。
二、实验原理1）学习VHDL的when….else….，generate和case并行语句。
2）利用when….else….并行语句描述4位二进制码/格雷码转换电路。
3）利用generate并行语句描述n位格雷码/二进制码转换电路。
4）利用case并行语句实现译码电路。
5）利用实验箱验证所设计的电路的正确性，要求将输入输出的数据用数码管显示。
三、实验内容1、二进制转换为格雷码4位二进制格雷码转换的真值表如图所示：建立工程，输入代码先建立工程，工程命名为“btog”,顶层文件名为“btog”。
选择“file→new”，在弹出的窗口中选择“VHDL File”建立“VHDL”文件。
在新建的VHDL文件中输入二进制格雷码转换的VHDL代码，将文件保存。
二进制转换为格雷码的代码：编译仿真对当前文件进行编译，编译通过以后建立仿真波形，保存为“”.为波形文件添加节点，将“end time”设置为100μs ，将输入输出编组，并为输入信号赋值，其中“start value”为“0000”，“count every”设置为5μs.其波形如下：仿真结果2、generate语句实现格雷码转换为二进制对于n位二进制转换为格雷码的码转换电路，转换表达式如下：Bn=GnBi=Gi⊕B(i+1)建立工程，输入代码先建立工程，工程命名为“gtob”,顶层文件名为“g_to_b2”。
选择“file→new”，在弹出的窗口中选择“VHDL File”建立“VHDL”文件。
在新建的VHDL文件中输入格雷码二进制转换的VHDL代码，将文件保存。
转换代码：编译仿真对当前文件进行编译，编译通过以后建立仿真波形，保存为“”.为波形文件添加节点，将“end time”设置为100μs ，将输入输出编组，并为输入信号赋值，其中“start value”为“0000”，“count every”设置为5μs.其波形如下：3、case语句实现译码电路代码描述：仿真波形：4、管脚配置利用实验箱的模式6来验证设计电路的正确性。
二进制转格雷码四位
二进制转格雷码四位格雷码是一种特殊的二进制编码方式，它的特点是仅相邻的两个数值之间只有一位不同。
而二进制转格雷码则是将普通的二进制数值转换为对应的格雷码数值。
我们来看看二进制数值是如何转换为格雷码数值的。
对于一个四位的二进制数值来说，其对应的格雷码数值如下所示：0000 -> 00000001 -> 00010010 -> 00110011 -> 00100100 -> 01100101 -> 01110110 -> 01010111 -> 01001000 -> 11001001 -> 11011010 -> 11111011 -> 11101100 -> 10101101 -> 10111110 -> 10011111 -> 1000我们可以发现，格雷码数值的每一位都是由对应的二进制数值与其前一位的格雷码数值进行异或运算得到的。
通过这种方式，我们可以将二进制数值转换为格雷码数值。
接下来，让我们通过一个例子来说明具体的转换过程。
假设要将二进制数值1010转换为格雷码数值。
首先，我们将其第一位与前一位的格雷码数值进行异或运算，得到第一位格雷码数值为1。
然后，将第二位二进制数值与第一位格雷码数值进行异或运算，得到第二位格雷码数值为0。
接着，将第三位二进制数值与第二位格雷码数值进行异或运算，得到第三位格雷码数值为1。
最后，将第四位二进制数值与第三位格雷码数值进行异或运算，得到第四位格雷码数值为1。
因此，二进制数值1010对应的格雷码数值为1011。
通过以上的例子，我们可以总结出二进制转格雷码的步骤如下：1. 将二进制数值的第一位直接作为格雷码数值的第一位。
2. 从第二位开始，将二进制数值的每一位与其前一位的格雷码数值进行异或运算，得到对应的格雷码数值。
通过这种方式，我们可以轻松地将任意的二进制数值转换为对应的格雷码数值。
算法导论 二进制反射格雷码
算法导论二进制反射格雷码
二进制反射格雷码是指通过对称变化，将二进制码转换为格雷码。
格雷码是一种特殊的二进制编码，相邻的两个数值之间只有一位的差异，这样可以减少数字在转换过程中的错误。
下面是二进制反射格雷码的转换方法：
1. 对于给定的 n 位二进制码，格雷码的位数也是 n 位。
2. 最高位保持不变。
3. 从左往右依次处理每一位，如果当前位和前一位的值相同，则该位格雷码为0；如果当前位和前一位的值不同，则该位格雷码为1。
4. 重复步骤3，直到转换完所有位。
举个例子，假设我们要将二进制码 0101 转换为格雷码：
最高位保持不变，所以格雷码的第一位是0。
处理第二位，当前位和前一位的值相同，所以格雷码的第二位也是0。
处理第三位，当前位和前一位的值不同，所以格雷码的第三位是1。
处理第四位，当前位和前一位的值不同，所以格雷码的第四位是1。
因此，0101 的二进制反射格雷码是 0011。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3 不允许连续2个下划线
4 关键字不能用于标识符 5 大小写是等效的 例如：h_adder,mux21,example为合法标识符； 2adder,_mux21,ful__adder,adder_,and 为错误的标识符。
南理工紫金学院
实体
VHDL硬件描述语言基础 EDA设计实验
entity and_gate IS port(a,b: IN BIT; 信号名 y: out BIT); end and_gate; Port中定义了信号名、端口模式、端口类型。
Library IEEE; use IEEE.std_logic_1164.all;
entity and_gate is port(a,b: IN std_logic; y: out std_logic); end and_gate; architecture rhl of and_gate is begin y<=a and b; end rhl;
端口模 式
端口类型
南理工紫金学院
VHDL 语言的基本结构
EDA设计实验
VHDL 数据类型 VHDL 数据类型分为逻辑数据类型和数值数据类型。
逻辑数据类型
bit(位)信号形式：（‘0’，‘1’）； bit_vector(位数组)信号形式：“00111”等。 以上三种数据类型都在std库的standar程序包中定义。
南理工紫金学院
VHDL硬件描述语言基础 EDA设计实验
实体（Entity）
实体主要用来定义设计所需要的输入输出信号. 实体格式如下
entity 实体名 IS port(列出输入/输出信 号端口); end 实体名;
entity and_gate IS port(a,b: IN BIT; y: out BIT); end and_gate;
南理工紫金学院
EDA设计实验
作业：
1、写出格雷码二进制码转换原理。 2、整理课堂所作内容，要求给出代码（关键地方给出注释）。 1)建立VHDL文件，用Case语句描述4位格雷码、二进制码转换， （P39）； 2）新建另一个VHDL文件、用FOR语句描述n位（n=4）格雷码 二进制码转换电路，要求输出用7段数码管显示（提示：在该 代码中最后应用case语句将4位二进制转换位7段代码。） 3、给出仿真波形。 4、给出管脚配置图。 5、如果有硬件测试、给出硬件测试结果。 6、写出碰到的问题及解决方法、1000”显示8
译码器
D C B A
南理工紫金学院
EDA设计实验
七段数码管
a f g b
e
d
c
g为高位,a为地位 例如:如果数码管要显 示0,则赋值应该为 “0111111”
g f e d c b a
南理工紫金学院
EDA设计实验
利用模式6验证电路的正确性
8 7 6 5 4 3 2 1 扬声器
HEX 键8 键7 键6 键5 键4 键3 键2
HEX 键1
实验电路结构图 NO.6
南理工紫金学院
EDA设计实验
WHEN ELSE 条件信号赋值语句 目标信号<=表达式1 when 条件1 else 表达式2 when 条件2 else ...... 表达式n-1 when 条件n-1 else 表达式n;
1 声明部分包括：结构体所用的内部信号及数据类型； 元件例化声明。
2 结构体部分主要包括：并行语句信号赋值； 进程（顺序语句）； 元件例化语句。 3 最后以end结束结构体部分。 南理工紫金学院
EDA设计实验
逻辑运算符
And（与），Or（或），Not（非）， Nand（与非），Nor（或非），Xor（异或）， Xnor（同或）。
条件句中的“=>”不是操作符，只相当于“THEN”作用。
南理工紫金学院
EDA设计实验
由于case属于顺序语句， 在VHDL中顺序语句只能存 在与进程中。
南理工紫金学院
VHDL 常用基本语句
EDA设计实验
进程语句
进程主要用于描述顺序语句，其格式如下：
标记：process （敏感信号表 ） --变量声明语句； begin --顺序语句 end process; 敏感信号（包括端口信号）指那些值发生改变后能引起 进程语句执行的信号。当敏感信号发生改变时，进程启 动，begin和end之间的语句从上到下顺序执行一次，然 后返回进程语句开始，等待下一次敏感信号的变化。因 此进程语句有两种状态：等待状态和执行状态。 南理工紫金学院
能进行逻辑运算的数据类型：bit、bit_vector、 boolean std_logic、std_logic_vector
南理工紫金学院
EDA设计实验
GENERATE语句 标号：for 循环变量 in 离散范围 generate 并行处理语句； end generate 标号；
南理工紫金学院
EDA设计实验
南理工紫金学院
EDA设计实验
第二节 格雷码、二进制码转换
南理工紫金学院
EDA设计实验
实验内容
1）学习VHDL代码修改。 2）利用case语句描述4位格雷码/二进制码 转换电路，要求将输入输出的数据用数码 管显示。 。 3）利用generate并行语句描述n位格雷码/ 二进制码转换电路（n=4）。 4） 利用实验箱验证所设计电路的正确性， 要求将输入输出的数据用七段数码管显示。
南理工紫金学院
VHDL 语言的基本结构
EDA设计实验
结构体（Architecture）
结构体描述实体的行为功能，其格式如下
architecture 结构体名 of 实体名 is --声明 begin --结构体部分 end 结构体名; architecture rhl of and_gate is begin y<=a AND b; end rhl; 逻辑运算符
南理工紫金学院
EDA设计实验
原理
4位格雷码转换为二进制表达式为：
B3 G 3 B 2 B3 G 2 B1 B 2 G1 B 0 B1 G 0
n位格雷码转换为二进制表达式
南理工紫金学院
VHDL硬件描述语言基础 EDA设计实验
VHDL 语言的基本结构
以二输入端与门为例,该文件名为:and_gate.vhd 库
说明：1 文件名和实体名要一致.每个语句以；结尾。 南理工紫金学院
实体
EDA设计实验
VHDL 的标识符（Identifiers）
实体名为VHDL标识符的一种。标识符是用户给常量、变量、 信号、端口、子程序或参数定义的名字
标识符命名规则 1 基本标识符由字母、数字和下划线组成 2 第一个字符必须是字母，最后一个字符不能是下划线
SPEAKER
PIO2 2-PIO16 接 g,f,e,d,c,b,a PIO3 0-PIO24 接 g, f, e , d, c, b, a 七段 PIO3 8-PIO32 接 g, f, e , d, c, b, a PIO4 6-PIO40 接 g, f, e , d, c, b, a D8 D7 D6 D5 D4 ( 直接与7 段显示器相接 ) D3 D2 D1
PIO22-PIO16 PIO30-PIO24 PIO38-PIO32
PIO13 D16
PIO12 D15
PIO11 D14
PIO10 D13
D12 PIO9
D11 PIO8
PIO46-PIO40 FPGA/CPLD PIO16 目标芯片 PIO17 PIO18 CLOCK0 PIO19 CLOCK2 PIO20 CLOCK5 PIO21 CLOCK9 PIO22 PIO23 PIO13-PIO8 PIO7-PIO4 PIO3-PIO0
case－when语句
case－when语句根据条件表达式的值执行一组顺序语 句，其格式如下
case 条件表达式 is when 条件表达式的值=>一组顺序语句； … … … when 条件表达式的值=>一组顺序语句； end case;
说明：case－when语句中条件表达式的值必须列举穷尽， 而且不能重复。 不能穷尽的表达式用others表示when others=>一组顺序语句； case－when语句是无序的，所有条件表达式的值并行处理。
程序包
实体
结构体
注意:VHDL 对大小写不敏感,‘’和“”中的内容除外。 南理工紫金学院
库和程序包
EDA设计实验
库
库是VHDL语言编写的源程序及其通过编译的数据 的集合，由各种程序包组成，常见的为STD库，IEEE库。
使用库必须用该语句：library ieee;
程序包
程序包提供了各种数据类型、函数定义以及各种类 型转换函数及运算等，常见的程序包有以下几种。 常用程序包为std_logic_1164程序包， std_logic_signed和std_logic_unsigned程序包， std_logic_arith程序包。
std_logic(标准逻辑位)信号形式：‘0’、‘1’、‘X’(不定)、‘Z’(高 阻)，‘L’(弱信号0)，‘H’(弱信号1)，‘W’（弱信号不定），‘－’ （不可能情况）。 std_logic_vector（标准逻辑位矢量）
以上两种数据类型都在ieee库的std_logic_1164程序包中定义。 使用这两种数据类型 必须有两条声明语句： library ieee； use ieee.std_logic_1164.all;