第七章 基于System Generator的 DSP系统开发技术
第1节 System Generator的简介与安装--FPGA开发实用教程
第1节System Generator的简介与安装System Generator7.1.1 System Generator简介目前的FPGA芯片不再扮演胶合逻辑的角色，而成为数字信号处理系统的核心器件。
在芯片内，不仅包含了逻辑资源，还有多路复用器、存储器、硬核乘加单元以及内嵌的处理器等设备，并且还具备高度并行计算的能力，使得FPGA已成为高性能数字信号处理的理想器件，特别适合于完成数字滤波、快速傅立叶变换等。
但遗憾的是，FPGA并未在数字信号处理领域获得广泛应用，主要原因就是：首先，大部分DSP设计者通常对C语言或MATBLAB工具很熟悉，却不了解硬件描述语言VHDL和Verilog HDL；其次，部分DSP工程师认为对HDL语言在语句可综合方面的要求限制了其编写算法的思路。
基于此，Xilinx公司推出了简化FPGA数字处理系统的集成开发工具System Generator for DSP，快速、简易地将DSP系统的抽象算法转化成可综合的、可靠的硬件系统，为DSP设计者扫清了编程的障碍。
System Generator for DSP 是业内领先的高级系统级FPGA开发工具，借助FPGA 来设计高性能DSP 系统，其强大的提取功能可利用最先进的FPGA芯片来开发高度并行的系统，并和Simulink（MathWorks公司产品）实现无缝链接，快速建模并自动生成代码。
此外，System Generator是Xilinx公司XtremeDSP解决方案的关键组成，集成了先进的FPGA设计工具以及IP 核，支持Xilinx公司全系列的FPGA芯片，提供从初始算法验证到硬件设计的通道。
System Generator最大的特点就是可利用Simulink建模和仿真环境来实现FPGA设计，而无需了解和使用RTL级硬件语言，让DSP设计者能够发挥基于FPGA的DSP的最大性能和灵活性，并缩短整个设计的周期。
典型的System Generator工程设计实例如图8-1所示。
基于System Generator的任意信号发生器的设计与实现
Ｄｅｓｉｇｎ ａｎｄ Ｒｅａｌｉｚａｔｉｏｎ ｏｆ Ａｒｂｉｔｒａｒｙ Ｓｉｇｎａｌ Ｇｅｎｅｒａｔｏｒ Ｂａｓｅｄ ｏｎ Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ
ＮＩ Ｆａｎｇ－ｙｉｎｇ，ＬＡ Ｎ Ｈ ａｏ （Ｃｏｌｌｅｇｅ ｏｆ Ｐｏｌｙｔｅｃｈｎｉｃ，Ｈｕｎａｎ Ｎ ｏｒｍａｌ Ｕｎｉｖｅｒｓｉｔｙ，Ｃｈａｎｇｓｈａ ４１００８１，Ｃｈｉｎａ）
等 ，得 到频 谱很纯 可控 信号 波形 ；信 号调 理 电路对输
出波形 的幅度进行 监测 ，反馈 数据 给微处 理器 ，进行
波形 幅度 的调节操 作 。
＝ ＝ ＝ ＝ 一 ｒ… … … … … … ～ … … … …
Ａｂｓｔｒａｃｔ．Ａ ｓｅｌｆ—ｄｅｓｉｇｎｅｄ Ｄ ＤＳ ｃｉｒｃｕｉｔ ｂａｓｅｄ Ｏｎ ＦＰＧＡ ｉｓ ｄｅｓｃｒｉｂｅｄ ｉｎ ｔｈｉｓ ｐａｐｅｒ，ｗ ｈｉｃｈ ｕｓｉｎｇ ｄｉｒｅｃｔ ｄｉｇｉｔａｌ ｆｒｅｎｑｕｅｎｃｙ ｓｙｎｔｈｅｓｉｓ（ＤＤＳ） ｔｅｃｈｎｉｑｕｅ，ｃｏｍｂｉｎｅｄ Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｗｉｔｈ Ｍ ＡＴＬＡＢ Ｓｉｍ ｕｌｉｎｋ ｓｙｓｔｅｍ ｔｏｏｌ ｂｙ Ｘｉｌｉｎｘ Ｃｏｍ ｐａｎｙ．Ｔ ｈｅ ｆｕｎｃｔｉｏｎ ｆｏｒ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ ｏｆ ａｒｂｉｔｒａｒｙ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ ｉｓ ｒｅａｌｉｚｅｄ．Ｔ ｈｅ ｄｉｓｔｏｒ— ｔｉｏｎ ｉｓ ｓｍ ａｌｌ ａｎｄ ｈａｓ ａｄｖａｎｔａｎｇｅ ｉｎ ｓｔａｂｉｌｉｔｙ． Ｋｅｙｗｏｒｄｓ：ｓｙｓｔｅｍ ｇｅｎｅｒａｔｏｒ；ａｒｂｉｔｒａｒｙ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ ；ＦＰＧＡ ；ＤＤＳ
１ ＤＤＳ的 基 本 原 ห้องสมุดไป่ตู้
波形 发生器 的 系统 组 成 如 图 １，从 图 中可 以看 出 ＤＤＳ的 由相 位 累 加器 、波形 ＲＯＭ 、Ｄ／Ａ 转 换 器 和低通 滤 波 器 四个 部 分组 成 ＿２］。其 中 Ｋ 是 频 率 控 制字 、ｆｃ为参 考 时钟频 率 ，Ｎ 为相 位 累加 器 的字 长 ， ｆ０为输 出信 号 频 率 。相位 累加 器 在 时钟 ｆｃ的控 制 下 以步 长 Ｋ 作 累加 ，输 出 的 Ｎ位 二进制 码 ，当 Ｒ０Ｍ 地址线 上 的地 址 （相位 ）改 变 时 ，数 据 线 上 输 出相 应
基于System Generator的音频解码SoC系统设计与实现
Ｚ Ａ Ｇ Ｔ ｏ Ｈ Ｏ Ｌａｇ Ｕ Ｎ Ｈ ｏｊｎ Ｈ Ｎ ａ ，Ｚ Ａ ｉｎ ，Ｑ Ａ ａ－ｕ
【 ｂｔａｔ ｎ Ｓ Ｃ ｓｓ ｍ ｄ ｓ ｎ ｏ ｔ ｃ ｒ ｆａ ｄｏｄ ｃｄ ｇ ｎ ｗ ｉ ｅ ｕ ｉ ｄ ｃｄｎ ｔ ｄｒ ａ ｅ Ａ ｓ ｃ】Ａ ｏ ｙｔ ｅｉ ｆｓ ｕｔ ｅ ｏ ｕｉ ｅｏ ｉ ，ｉ ｈｃ ａ ｎｗ ａ ｄ ｅｏ ｉｇｓ ｎ ａｄ ｃｎ ｂ ｒ ｅ ｇ ｒ ｕ ｎ ｈ ｏ ａ
【 键 词 】Ｓｓ ｍ Ｇ ｎ ｒｔ ； 频 解 码 ；ｏ 关 ｙｔ ｅｅａ ｒ音 ｅ ｏ ＳＣ
【 图分 类 号 】Ｔ １ 中 Ｎ９ ２
【 献标 识码 】Ａ 文
Ｓ Ｃ Ｄｅ ｉ ｎ ａ ｄ Ｉ ｐ ｅ ｎ ｆ Ａｕ ｉ ｃ ｄ ｎ ｓ ｄ ｏ ｙ ｔ ｍ ｎ ｒ ｔ ｒ ｏ ｓｇ ｎ ｍ ｌ ｍｅ ｔ ｏ ｄ ｏ Ｄｅ ｏ ｉ ｇ Ｂａ ｅ ｎ Ｓ ｓ ｅ Ｇｅ ｅ ａ ｏ
Ｇ ｎ ｒｔ 的 设 计 ． 立 起 了使 用 高 级 语 言 开 发 Ｙ 具 进 行 软 件模 拟 仿 真 和 ＨＤ 实现 的桥 梁 。最 后 ， Ｘ ｌ ｘ Ｖ ｒ ｘＩ ｅ ｅａ ｒ ｏ 建 － Ｌ 在 ｉｎ ｉ ｅ ｌ ｉ ｔ Ｐｏ开 发 板 上 实 现 了 ＭＰ 解 码 器 ， 果 表 明 ， 系统 结 构 设 计 实 现 起 来 方 便 而 且 解 码 器 实 现 性 能 满足 实 际 应用 。 ｒ １ 结 该
【 ｙ ｗｏｄ 】Ｓｓ ｍ Ｇ ｎ ｒ ｏ； ｕ ｉ ｄ ｃｄｎ ；ＳＣ Ｋｅ ｒｓ ｙｔ ｅ ｅａ ｒ ａ ｄｏ ｅｏｉｇ ｏ ｅ ｔ
１ 引 言
片 上 系 统 （ｙ ｔｍ— ｎ Ｃ ｉ Ｓ Ｃ） Ｓｓ ｅ ｏ — ｈｐ，ｏ 即将 一 个 完 整 的 系统 集 成 到 单 个 芯 片 上 ，而 这 个 完 整 的 系 统 一般 包 括 中 央 处 理 器 （ ｅ ｔ ｌＰｏ ｅ ｓＵ ｉ， Ｐ 、 储 器 、 号 Ｃ ｎｒ ｒｃ ｓ ｎｔＣ Ｕ） 存 ａ 信 采 集 和 转 换 电 路 以及 外 围 电路 等 。 由 于其 高效 的 集 成 性 能 ．ｏ Ｓ Ｃ已成 为 当前 微 电子 技 术 发 展 的必 然 趋 势 。数
使用MATLAB为System Generator for DSP创建IP
使用MATLAB为System Generator forDSP创建IP(图)使用MATLABM文件借助AccelChip综合工具优化FPGA实现将基于图形和基于语言的设计方法结合起来最能准确描述DSP系统。
DSP建模软件行业专家The MathWorks提供了一种称为Simulink的时序精度的图形化设计环境和一种称为MATLAB的数学建模语言，从而满足了这种二分法。
Simulink非常适合DSP设计的“系统”方面，包括输入输出接口和存储器数据流的控制与同步。
Simulink还以模块集的形式提供了一个丰富的预定义DSP算法集，可以用来构建DSP 系统。
不过，对于专用算法的建模来说，Simulink并非总是最有效的开发环境。
它不必要地增加了设计人员考虑时序精度的负担，并且强制用图形模块集而非简明的文本表达式来构建底层的算术运算和数组操作。
图1 显示系统控制和同步逻辑的Xilinx System Generator图有些DSP算法开发人员发现MATLAB语言最能满足他们喜欢的开发方式。
MATLAB具有针对信号处理、通信和小波处理的1000多种内置函数和工具箱扩展，为复杂算法的开发和调试提供了丰富且易用的环境。
Simulink利用一个嵌入式MATLAB模块将这两种建模环境统一起来，该模块允许MATLAB模型在Simulink内部仿真，再通过Real-Time Workshop编译成C代码后在DSP处理器上实现。
Xilinx System Generator for DSP是一种广泛公认的高效工具，用于在FPGA中创建DSP设计。
System Generator for DSP提供了基于Simulink的图形环境和Xilinx DSP核的预定义模块集，这同时满足了系统架构设计师和硬件设计人员的需要，前者需要把组件集成到设计中，而后者需要优化实现。
不过，System Generator for DSP缺少对基于MATLAB的设计流程的支持。
基于System Generator的稀疏编码算法设计及硬件实现
是匹配追踪（matching pursuit，MP）算法[5]和正交匹 配追踪（orthogonal matching pursuit，OMP）算法[6]。 OMP 算法是在 MP 算法的基础上进行了优化，通过正 交化方法对信号进行近似，加速迭代收敛[7]。然而， 目前的信号稀疏编码算法大多还是在中央处理器或图 形处理器上以软件编程的方式来实现，这在电子计算
ISSN 1002-4956 CN11-2034/T
实验技术与管理 Experimental Technology and Management
第 38 卷 第 5 期 2021 年 5 月 Vol.38 No.5 May 2021
DOI: 10.16791/ki.sjg.2021.05.009
(College of Electrical Engineering, Sichuan University, Chengdu 610065, China)
Abstract: To improve the processing speed of sparse coding algorithm, an orthogonal matching pursuit algorithm implemented on FPGA by system generator is designed. The algorithm consists of five modules: matrix data parallel output module, matrix multiplication operation module, most matching atom and column index selection module, Cholesky decomposition module, inversion algorithm module and residual update module. Through the parallel design of the internal algorithm of the module, the running speed of the orthogonal matching pursuit algorithm is improved. The simulation results show that the designed system can correctly implement the orthogonal matching pursuit algorithm, the processing speed of the algorithm is significantly improved compared with the software processing, and the accuracy of the processing results is good, the feasibility and validity of the presented method is demonstrated. Key words: sparse coding; orthogonal matching pursuit; field programmable gate array; Cholesky decomposition; hardware implementation
一种利用SystemGenerator软件平台开发基于FPGA的数字脉冲压缩的方法
在 信 息爆 炸 的 当今 时代 ，信息 的 传播 早 已是最关键也是最 基础的步 骤。而相较于 以前来说 当今需要存储 和计算 的数 据呈指数 型增 长 。传 统 的硬 件 架 构服 务 器与 运算 器 面对 如此 强大 的数据量 只能望洋 兴叹 。所 以需要 一 个超 级 计算 机 协助 用 户来 处 理数 据 ，而 对 于个 人 来说 这样 的运 算能 力 是无 法迅 速 处 理海 量数 据 的 ，有 人 提 出如 果将 互联 网 当做 一 台主 机 的 话 ，所 有 的这 些 问 题 都会迎 刃而 解 ，于 是云技 术应运 而生 。 云计 算 一 种通 过 Ｉ ｎ ｔ ｅ ｒ ｎ ｅ ｔ 以服 务 的方 式提 供 动 态可 伸缩 的虚 拟化 的 资源 的计算 模 式 。根据 有 关 资料 显 示 ：随 着物 联 网技 术 的研 发和 产 业 的发展 ，预 计２ ０ ｌ ３ 年 中 国 物 联 网 市场 规模 将 达４ ８ ９ ６ 亿 元 ，到 ２ ０ ｌ ５ 年 这 一 规模 将 达 ￣７ ５ ０ ０ 亿 元 ，发 展前 景将 超 过计 算 机 、互 联 网 、移 动通 信 等传 统 Ｉ Ｔ 领
ｌ 一
攫塞………………………一
云 计算在物联 网的典型应用
西安文理 学院软件 学院
【 摘要 】通过云计算在物联 网中的应用 ，展示云计算和物联 网的无 限潜力 ，以及在现实 中应用的广阔前景。 【 关键词 】物联 网；云计算 ；智能城市 ；云 医疗 ；智能家居
张其进
张素莹
韩利凯
据 中 心 以实现 数据 在 物理 层 面 的集 中 ；所 以必然 要 强调 基 于云 的数据 服 务框 架 的建 立 ，对 所 有 的智 能应 用和 业 务 部 门屏 蔽数 据在 存 储地 点 、 调用 方 式和 组 织方 式 上 的 不 同 ，真 正从 数据 层 面做 到 可 互补 、可挖 掘 。经 过 云计 算 中心 所 处理 的 数据 透 过物 联 网 ，传 输到 各 个终 端 。在 城 市 的各 个辖 区设立 子 服务 器 ，该 服 务器 既 有 自 己的相 对运 算 速度 较 高 处理 能 力 。又 能接 受 反馈 中心服 务 器传 来 的各 种 数据 ，甚至 可 对 云 端 的数 据进 行 更 正和 修 改 。这 样 的反 馈调 节 机制 ，正是 借 鉴 了人体 的生物 学 机 制 。 具 体 到 连 接 到 各 个 城 市 的 实体 上 就 需 要 物 联 网来 具体 实 现 了 。物联 网 低功 耗 的特 点 ，正 好 符合 了我 国建 设节 约 型社 会 的要 求 。所 以说 ，有 了物 联 网和 云 计算 的 强强 联合 ，智能城 市 的建设指 日可待 。 ３ ． 智能云 医疗 伴 随 着 国家 数字 卫 生 关键 领域 和 区域 性 示 范应 用研 究 的计 划 。 智能 云 医疗 依托 即将 到来 的４ Ｇ 时 代 ， 旨在提 高 医疗 水 平和 效 率 ，节 省开 支 ， 降低 重危 病 人 的危 险 的 云 医疗 必将 把 人 来带 入 一个 崭 新 的安 全 卫 生 医疗 时 代 。 以 电子 信 息 档案 为 核心 的 社 区医疗 服 务为 智 能 云 医疗 的应 用 带来 了新 的契机 。包括 居 民 电子 健康 档 案 、全 人 全 程 健康 流 程 、远 程 医疗 等 一系 列依 靠 互 联 网才 能进 行 的医 疗技 术 活 动会 在 高速 发 展 中，满足广 大居 民的要 求 。 ３ ． １云 医疗 的应 用前景 （ １ ） 大量 受众人群 些 需要 紧 急 处理 而 缺 乏必 要 知识 的 普通 居 民可 以方 便的实 施救治 。 （ ２ ） 方便 的虚拟功 能 医 院 的资源 是 非 常宝 贵 的 ，相 信大 家 都有 过在医 院排 队 的经历 ，当云计算和物 联 网的时代到来之 时 ，人们 再也不必去排 队挂 号 了，所 有 的 医疗 保 险只 要 （ 下转 第 １ ２ 页）
system generator 例子
system generator 例子System Generator（SysGen）是一种MATLAB和Simulink工具，用于设计和模拟数字信号处理（DSP）系统，并生成相应的硬件描述，例如VHDL （VHSIC Hardware Description Language）。
SysGen通常与Xilinx的Vivado HLS（High-Level Synthesis）一起使用，以便将设计转换为硬件描述并在FPGA上实现。
以下是一个简单的System Generator 例子，其中使用了SysGen 和Vivado HLS。
该例子演示了如何创建一个加法器和乘法器，并通过SysGen 将其转换为硬件描述。
1.创建加法器和乘法器模型：•打开MATLAB，并在Simulink 中创建一个新的模型。
•使用SysGen Blockset 中的加法器和乘法器模块，将它们添加到模型中。
这些模块通常可以在Simulink 库中找到。
2.连接输入和输出端口：•连接加法器和乘法器的输入端口，并将结果连接到输出端口。
3.配置模块参数：•配置加法器和乘法器的参数，例如输入位宽、输出位宽等。
这些参数通常可以在模块的属性对话框中设置。
4.使用Vivado HLS 进行高级综合：•在Simulink 模型中，使用Vivado HLS Block 将设计转换为硬件描述。
•在Vivado HLS 中配置和运行高级综合。
5.生成硬件描述：•Vivado HLS 将生成一个硬件描述文件（通常是VHDL 文件）。
•这个生成的文件可以在Vivado 中使用，用于将设计实现到FPGA 上。
这只是一个简单的示例，SysGen 的使用范围远不止于此。
SysGen 通常用于更复杂的数字信号处理系统的设计，包括滤波器、调制器、解调器等。
使用SysGen 可以在高级层面上设计系统，然后将其转换为硬件描述以进行FPGA 实现。
system generator 例子
system generator 例子全文共四篇示例，供读者参考第一篇示例：System Generator是一种基于图形化界面的工具，用于快速生成和测试数字信号处理（DSP）系统。
它通常与高级综合工具（HLS）结合使用，用于加速FPGA设计的开发过程。
System Generator的设计理念是使用户能够轻松地将各种模块组合在一起，快速搭建复杂的数字信号处理系统，而无需繁琐地编写代码。
为了更好地理解System Generator的工作原理和功能，我们可以通过一个具体的例子来展示其强大的实用性。
假设我们想要设计一个数字滤波器系统，用于对输入信号进行滤波处理。
我们可以通过System Generator来快速实现这一系统，而无需深入研究滤波器的原理和设计。
我们需要打开System Generator工具，并创建一个新的项目。
然后，在项目中添加一个数字信号发生器（Signal Generator）模块，用于产生我们的输入信号。
接着，我们添加一个滤波器模块，选择所需的滤波器类型和参数。
我们还可以通过System Generator提供的图形化界面对滤波器的参数进行调整，以达到滤波效果的优化。
接下来，我们将信号发生器和滤波器连接起来，构建整个系统。
通过System Generator提供的仿真功能，我们可以快速验证系统的功能和性能，查看滤波后的输出信号是否符合预期。
如果需要对系统进行优化或调整，也可以通过图形化界面进行操作。
除了设计和仿真功能，System Generator还提供了代码生成和硬件部署的功能。
一旦我们完成了系统的设计和验证，可以直接生成Verilog或VHDL代码，用于在FPGA上实现我们的数字滤波器系统。
System Generator还支持与Xilinx Vivado等FPGA开发环境的集成，便于用户进行硬件部署和验证。
System Generator是一种强大而友好的工具，能够帮助用户快速设计和验证数字信号处理系统。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
嵌入式系统工程系
System Generator简介
FPGA是理想的高性能数字信号处理器件
包含了逻辑资源，还有多路复用器、存储器、硬核乘 加单元以及内嵌的处理器等设备，还具备高度并行计 算的能力； 特别适合于完成数字滤波、快速傅立叶变换等。
FPGA 并 未 在 数 字 信 号 处 理 领 域 获 得 广 泛 应 用 （？？）
嵌入式系统工程系
System Generator简介
嵌入式系统工程系
System Generator简介
System Generator的主要特征
可在MATLAB/Simulink环境下对算法以及系统建模， 并生成相应的工程； 再调用ISE相应的组件进行仿真、综合、实现，并完成 芯片的配置。
嵌入式系统工程系
基于System Generator的DSP系统设计
System Generator库
嵌入式系统工程系
基于System Generator的DSP系统设计
基本单元模块
包含了数字逻辑的标准组件模块 ； 可插入时间延迟、改变信号速率、引入常数、计数器 以及多路复用器等 ； 包含了3个特殊的模块System Generator标志、黑盒 子模块（Black Box）以及边界定义模块 。
嵌入式系统工程系
基于System Generator的DSP系统设计
建立简易的DSP设计
例 使用System Generator建立一个3输入（a、b、c） 的DSP4模块的计算电路，使得输出p = c + a * b，并 利用标准的Simulink模块对延迟电路进行功能验证。 1. 建立一个新的 Simulink 模型，并保存为 mydsp.mdl 。 2. 选择 Xilinx DSP48 模块，拖到 mydsp.mdl ；按照同 样的方法添加边界定义模块以及System Generator标 志模块。 3. 添加Simulink标准库中的常数模块（Constant）和 显示器（Display）模块。其中常数模块用于向DSP计 算电路灌数据，作为测试激励；显示器则用于观测输 出数据。
嵌入式系统工程系
Simulink设计示例
例 建 立 一 个 调 幅 （ AM ） 系 统 ， 信 号 频 率 为 100KMHz，载波频率为1MHz，调幅系数为0.5， 并在示波器中显示出来。
启动Simulink； 新建一个模型， “ New Model” 命令新模型保存为 am.mdl； 从Simulink library Browser中加入基本模块 ； 连接各个模块 ； 在工具栏点击运行（RUN）图标 ，再直接点击Scope 模块即可观察运行结果 。
嵌入式系统工程系
System Generator基础
代码优化
利用ISE RTL设计环境生成优化的FPGA设计； 不仅要熟悉算法的架构、瓶颈，还需精通RTL设计； 属于高级应用，直接对RTL进行修改和优化。
嵌入式系统工程系
Simulink简介
Simulink是MATLAB的组件
基于System Generator的DSP系统设计
共享储存器模块
主要用于共享存储器操作
嵌入式系统工程系
基于System Generator的DSP系统设计
工具模块
ModelSim 、 ChipScope 、资源评估等模块以及算法 设计阶段的滤波器设计等
嵌入式系统工程系
基于System Generator的DSP系统设计
嵌入式系统工程系
System Generator安装
与MATLAB关联
嵌入式系统工程系
System Generator基础
典型的System Generator设计流程
浮点算法开发
定点算法实现
硬件系统设计 代码优化
嵌入式系统工程系
System Generator基础
浮点运算开发
FPGA边界定义模块
通过两个标准模块“Gateway In”和“Gateway Out” 来定义Simulink仿真模型中FPGA的边界； Gateway In 模块标志着 FPGA 边界的开始，能够将输 入的浮点转换成定点数； Gateway Out 模块标志着 FPGA 边界的结束，将芯片 的输出数据转换成双精度数。
嵌入式系统工程系
第七章 基于System Generator的 DSP系统开发技术
System Generator简介 System Generator安装 System Generator基础 Simulink 简介 AccelDSP 简介 基于System Generator的DSP系统设计 基于System Generator的硬件协仿真
大部分DSP设计者通常对C语言或MATBLAB工具很熟 悉 ，不了解硬件描述语言VHDL和Verilog HDL ； 部分 DSP 工程师认为对 HDL 语言在语句可综合方面的 要求限制了其编写算法的思路。
嵌入式系统工程系
System Generator简介
System Generator for DSP
嵌入式系统工程系
基于System Generator的DSP系统设计
Xilinx Blockset库
System Generator和Simulink是无缝链接的，可以在 MATLAB标准工具栏中直接启动； 在Simulink环境中，只有通过Xilinx模块搭建的系统才 能保证硬件可实现，类似于 HDL 语言中的可综合语句。
嵌入式系统工程系
System Generator基础
硬件系统设计与实现
定 义 使 用 Xilinx IP 的 详 细 硬 件 架 构 ， 采 用 System Generator for DSP 划分协处理器和可编程器件之间 的设计 ； 会生成下列文件：
• 设计所对应的HDL程序代码； • 时钟处理模块，包括系统时钟处理操作以及生成设计中 所需的不同频率的时钟信号； • 用于测试设计的HDL测试代码，可直接将其仿真结果和 Simulink输出比较； • 工程文件以及综合、实现过程所产生的各种脚本文件。
安装程序会自动将其安装到MATLAB目录下； Simulink的运行需要MATLAB后台的支持，因此必须 要安装MATLAB软件。 工具栏点击或者命令启动
嵌入式系统工程系
Simulink简介
Simulink工作原理
模型初始化 模型执行
• 一般模型是使用数值积分来进行仿真； • 仿真结束时，模型得出系统的输入、状态和输出 。
嵌入式系统工程系
基于System Generator的DSP系统设计
System Generator标志
每个System Generator应用框图都必须至少包含一个 System Generator标志； 用来驱动整个FPGA实现过程，不与任何模块相连 ； 打开属性编辑框，能够设置目标网表、器件型号、目 标性能以及系统时钟频率等指标 。
Xilinx简化FPGA数字处理系统的集成开发工具； 和Simulink（MathWorks公司产品）实现无缝链接， 利用 Simulink 建模和仿真环境来实现 FPGA 设计，无 需了解和使用 RTL级硬件语言； Xilinx 公司 XtremeDSP 解决方案的关键组成，集成了 先进的FPGA设计工具以及IP 核，支持Xilinx公司全系 列的FPGA芯片； 可作为MATLAB软件中的一个硬件设计工具包。
嵌入式系统工程系
基于System Generator的DSP系统设计
通信模块
提供了用于实现数字通信的各种函数
嵌入式系统工程系
基于System Generator的DSP系统设计
控制逻辑模块
创建各种控制逻辑和状态机的资源 包括逻辑表达式、软核控制器、复用器以及存储器
嵌入式系统工程系
嵌入式系统工程系
System Generator简介
System Generator的主要特征
丰富的DSP模块 • 信号处理（如FIR滤波器、FFT） • 纠错（如Viterbi 解码器、Reed-Solomon编码器/解码器） • 算法 • 存储器（如FIFO、RAM、ROM） • 数字逻辑功能的Xilinx模块集 • 使用户导入.m函数及HDL模块 Simulink设计的VHDL或Verilog的自动代码生成 硬件协仿真 • FPGA 在环路（FPGA-in-the-loop），加速用户的硬件验证工 作并加速其在Simulink与MATLAB中的仿真 嵌入式系统的硬件/软件协设计 • 直接加载Xilinx公司的MicroBlaze 32位 RISC处理器，甚至构 建和调试DSP协处理器
嵌入式系统工程系
AccelDSP简介
AccelWare
包含一系列参数DSP模块的IP库； 可以综合成为RTL代码（VHDL或Verilog）。
AccelWaBiblioteka e IP（包含三个专用工具箱） 信号处理工具包： FIR 滤波器、CIC 抽取滤波器、CIC内插滤波 器、多相抽取滤波器、半带 FIR 滤波器、FFT 以及IFFT等； 通信工具包：直接数字合成器、BCH 编码器和解码器、卷积交织 器和去交织器、卷积编码器、Reed-Solomon 编解码器、Viterbi 解码器、开方升余弦滤波器、加扰器、解扰器以及ADC采样-保持 电路/正弦比较滤波器等； 高级数学运算工具包：QR分解法、Cholesky分解法、QR求逆、 Cholesky求逆、三角形矩阵求逆、特定排列旋转、多项式求值、 奇异值分解以及QRD-RLS空间滤波器等。
嵌入式系统工程系
System Generator安装
软件环境 （以System Generator 9.1为例）