3-5并行存储器
计算机组成原理复习题（含答案）
计算机组成原理复习题（含答案）计算机组成原理复习题⼀、选择题：1.双字节⼀般指（C ）⼆进制数。
A．1位B．32位C．16位D．8位2.在主机中，能对指令进⾏译码的器件是（D ）。
A．存储器B．ALU C．运算器D．控制器3.若⼀个数的编码是10000000，它的真值是-127，则该编码是（D ）。
A．原码B．移码C．补码D．反码4.在I/O控制⽅式中，主要由程序实现的是（C ）。
A．PPU⽅式B．DMA⽅式C．中断⽅式D．通道⽅式5.在浮点数的表⽰范围中，（B ）在机器数中不出现，是隐含的。
A．阶码B．基数C．尾数D．符号6.指令系统采⽤不同的寻址⽅式的主要⽬的是（ D ）。
A．提⾼访问速度B．简化指令译码电路C．增加内存容量D．扩⼤寻址范围7.若标志寄存器Z=1 ，表明（C ）A．运算结果为负B．运算结果为1 C．运算结果为0 D．运算结果为正8.寄存器间接寻址⽅式中，操作数在（B ）中。
A．寄存器B．存储器C．堆栈D．CPU9．DMA接⼝（B ）。
A．可以⽤于主存与主存之间的数据交换 B．内有中断机制C．内有中断机制，可以处理异常情况 D．内⽆中断机制10.计算机主频的周期是指（A ）A．时钟周期B．指令周期C．⼯作周期D．存取周期11.运算器是由多种部件组成的，其核⼼部件是（D ）。
A．数据寄存器B．累加器C．多数转换器 D. 算术逻辑运算单元12.使CPU与I/O设备完全并⾏⼯作⽅式是（C ）⽅式。
A．程序直接传送B．中断C．通道D．程序查询13.某计算机字长32位，存储容量为64KB，若按照字节编址，它的寻址范围是（B ）A．8K B．16K C．32K D． 4K 14．⽬前我们所说的个⼈台式商⽤机属于( D )。
A．巨型机 B．中型机 C．⼩型机 D．微型机15．冯·诺依曼机⼯作⽅式的基本特点是( B )。
A．多指令流单数据流 B．按地址访问并顺序执⾏指令C．堆栈操作 D．存储器按内容选择地址16．CPU的组成中不包含( A )。
什么是RAIDRAID0,RAID1,RAID2,RAID3,RAID4,RAID5,RAID6,RAID10
一.什么是RAID:RAID是“Redundant Array of Independent Disk”的缩写，中文意思是独立冗余磁盘阵列。
冗余磁盘阵列技术诞生于1987年，由美国加州大学伯克利分校提出。
RAID磁盘阵列（Redundant Array of Independent Disks）简单地解释，就是将N台硬盘通过RAID Controller（分Hardware，Software）结合成虚拟单台大容量的硬盘使用，其特色是N台硬盘同时读取速度加快及提供容错性Fault Tolerant，所以RAID是当成平时主要访问Data的Storage不是Backup Solution。
在RAID有一基本概念称为EDAP（Extended Data Availability and Protection），其强调扩充性及容错机制，也是各家厂商如：Mylex，IBM，HP，Compaq，Adaptec，Infortrend等诉求的重点，包括在不须停机情况下可处理以下动作：RAID 磁盘阵列支援自动检测故障硬盘；RAID 磁盘阵列支援重建硬盘坏轨的资料；RAID 磁盘阵列支援支持不须停机的硬盘备援 Hot Spare；RAID 磁盘阵列支援支持不须停机的硬盘替换 Hot Swap；RAID 磁盘阵列支援扩充硬盘容量等。
一旦RAID阵列出现故障，硬件服务商只能给客户重新初始化或者REBUILD，这样客户数据就会无法挽回。
因此对RAID0、RAID1、RAID5以及组合型的RAID系列磁盘阵列数据恢复，出现故障以后只要不对阵列作初始化操作，就有机会恢复出故障RAID磁盘阵列的数据。
二.关于RAID的技术规范介绍（1）RAID技术规范简介冗余磁盘阵列技术最初的研制目的是为了组合小的廉价磁盘来代替大的昂贵磁盘，以降低大批量数据存储的费用，同时也希望采用冗余信息的方式，使得磁盘失效时不会使对数据的访问受损失，从而开发出一定水平的数据保护技术，并且能适当的提升数据传输速度。
计算机组成原理知识点总结
计算机组成原理知识点总结第一章一、数字计算机的五大部件（硬件）及各自主要功能（P6）计算机硬件组成：存储器、运算器、控制器、输入设备、输出设备。
1、存储器（主存）主要功能：保存原始数据和解题步骤。
包括：内存储器（CPU 直接访问），外存储器。
2、运算器主要功能：进行算术、逻辑运算。
3、控制器主要功能：从内存中取出解题步骤（程序）分析，执行操作。
包括：计算程序和指令（指令由操作码和地址码组成）。
4、输入设备主要功能：把人们所熟悉的某种信息形式变换为机器内部所能接收和识别的二进制信息形式。
5、输出设备主要功能：把计算机处理的结果变换为人或其他机器所能接收和识别的信息形式。
注：1、冯诺依曼结构：存储程序并按地址顺序执行。
2、中央处理器（CPU）：运算器和处理器的结合。
3、指令流：取指周期中从内存读出的信息流，流向控制器。
数据流：在执行器周期中从内存读出的信息流，由内存流向运算器。
二、数字计算机的软件及各自主要功能（P11）1、系统软件：包括服务性程序、语言程序、操作程序、数据库管理系统。
2、应用程序：用户利用计算机来解决某些问题而设计。
三、计算机的性能指标。
1、吞吐量：表征一台计算机在某一时间间隔内能够处理的信息量，用bps度量。
2、响应时间：表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量。
3、利用率：在给定的时间间隔内，系统被实际使用的时间所在的比率，用百分比表示。
4、处理机字长：常称机器字长，指处理机运算中一次能够完成二进制运算的位数，如32位机、64位机。
5、总线宽度：一般指CPU从运算器与存储器之间进行互连的内部总线一次操作可传输的二进制位数。
6、存储器容量：存储器中所有存储单元（通常是字节）的总数目，通常用KB、MB、GB、TB来表示。
7、存储器带宽：单位时间内从存储器读出的二进制数信息量，一般用B/s（字节/秒）表示。
8、主频/时钟周期：CPU的工作节拍受主时钟控制，按照规定在某个时间段做什么（从什么时候开始、多长时间完成），主时钟不断产生固定频率的时钟信号。
第2章-AT89S51单片机的片内硬件结构
（5）OV（PSW.2）溢出标志位：当执行算术指令时，OV用来 指示运算结果是否产生溢出。如果结果产生溢出，OV=1；否则， OV=0。
（6）PSW.1位：保留位，未用。 （7）P（PSW.0）奇偶标志位：该标志位表示指令执行完时， 累加器A中“1”的个数是奇数还是偶数。 P=1，表示A中“1”的个数为奇数。 P=0，表示A中“1”的个数为偶数。 该标志位对串行口通信中的数据传输有重要的意义。在串行通 信中，常用奇偶检验的方法来检验数据串行传输的可靠性。
RESET）； （3）I/O口引脚—P0、P1、P2与P3，为4个8位并行I/O口的外
部引脚。 下面结合图2-2介绍各引脚的功能。
2.2.1 电源及时钟引脚
1．电源引脚 （1）VCC（40脚）：接+5V电源。 （2）VSS（20脚）：接数字地。
12
2．时钟引脚 （1）XTAL1（19脚）：片内振荡器的反相放大器和外 部时钟发生器的输入端。使用片内的振荡器时，该引 脚外接石英晶体和微调电容。当采用外部的独立时钟 源时，本引脚接外部时钟振荡器的信号。 （2）XTAL2（18脚）：片内振荡器反相放大器的输出 端。当使用片内振荡器时，该引脚连接外部石英晶体 和微调电容。当使用外部时钟源时，本引脚悬空。
负载。 P3口还可提供第二功能，其第二功能定义如表2-1
所示，8位）及数据总线使用时， 为双向口。作为通用的I/O口使用时，需加上拉电阻，这时为准双 向口。而P1口、P2口、P3口均为准双向口。
双向口P0与P1口、P2口、P3口这3个准双向口相比，多了一 个高阻输入的“悬浮”态。这是由于P0口作为数据总线使用时， 多个数据源都挂在数据总线上，当P0口不需与其他数据源打交道 时，需要与数据总线高阻“悬浮”隔离。而准双向I/O口则无高阻 的“悬浮”状态。另外，准双向口作通用I/O的输入口使用时，一 定要向该口先写入“1”。以上的准双向口与双向口的差别，在学 习本章2.5节的P0~P3口的内部结构后，将会有更深入的理解。
单片机原理及应用(李桂林)章 (7)
第 7 章 单片机并行扩展技术 图 7－1 8031 最小应用系统
第 7 章 单片机并行扩展技术
8031 芯片本身的连接除了 EA 必 须 接地 地外(选择外 部存储器),其他与 80C51 / 89C51 最小应用系统一样,也必须 有复位及时钟电路。
第 7 章 单片机并行扩展技术
7. 2 总线扩展及编址方法
第 7 章 单片机并行扩展技术
7. 1 单片机的最小系统
最小应用系统,是指能维持单片机运行的最简单配置的系 统。这种系统成本低廉、结构简单,常用来构成简单的控制系 统,如开关状态的输入/输出控制等。对于片内有ROM / EPROM 的单片机,其最小应用系统即为配有晶振、复位电路和电源的 单个单片机。对于片内无 ROM / EPROM 的单片机,其最小系统 除了外部配置晶振、复位电路和电源外,还应当外接 EPROM 或 E2 PROM作为程序存储器使用。
第 7 章 单片机并行扩展技术
图 7－3 所示为线选法应用实例。图中所扩展的芯片地址 范围如表 7 －1 所示,其中 ×可以取“0 ”,也可以取 “ 1 ”,用十六进制数表示的地址如下:
2764 ( 1 ): 4000H~5FFFH ,或 C000H~DFFFH ,有地址重 叠现象。
2764 ( 2 ): 2000H~3FFFH ,或 A000H~BFFFH ,有地址重 叠现象。
第 7 章 单片机并行扩展技术
当然,最小系统有可能无法满足应用系统的功能要求。比 如,有时即使有内部程序存储器,但由于程序很长,程序存储器 容量可能不够;对一些数据采集系统,内部数据存储器容量也可 能不够等,这就需要根据情况扩展 EPROM 、 RAM 、 I / O 口 及其他所需的外围芯片。
第 7 章 单片机并行扩展技术
嵌入式习题
嵌入式习题第一章（1）嵌入式系统的定义是什么？请问：以应用领域为中心，以计算机技术为基础，软件、硬件可以剪裁，适应环境应用领域系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。
（2）详述嵌入式的发展历程和发展阶段。
答:历程：简单操作系统阶段,实时操作系统阶段,面向internet阶段。
发展阶段：第一阶段是scm（单片微型计算机）阶段，第二阶段是mcu（微控制器）阶段，第三阶段是soc阶段，第四阶段是以internet为标志的嵌入式系统。
（3）简述嵌入式系统的特点。
请问：低成本、低实时性、使用嵌入式系统或实时系统、高可靠性、低功耗、环境适应性不好、挤占系统资源太少、rom程序存储、多处理器体系结构、特定工具和方法研发、软件切割。
（4）嵌入式系统的分类：答：1单个微处理器、2不带计时功能的微处理器装置、3带计时器功能的组件、4在制造或控制过程中使用的计算机系统。
（5）基本构成：请问：嵌入式微处理器、外围硬件设备、嵌入式操作系统以及用户应用程序。
（6）嵌入式的应用领域：答：工业、交通、信息家电、家庭智能管理系统、pos网络及电子商务、环境工程与自然、机器人。
（7）嵌入式的发展趋势：请问：1高可靠性、低稳定性2运转速度快、研发周期短3强悍的拓展功能和网络运输功能。
（8）自学嵌入式系统技术的目的：答;第二章1请描述单片机系统和嵌入式处理器系统在开发流程上的异同各自复杂程度相同，具体内容设计过程略有不同。
单片机系统主要用作同时实现相对直观的掌控，系统核心内置在一块芯片―单片机上，再在外围重新加入USB电路即可。
软件部分不须要嵌入式操作系统的积极支持，只需使用汇编语言撰写针对特定应用领域的程序即可。
嵌入式微处理器的基本研发流程：1用户市场需求、2挑选微处理器及硬件平台、3挑选操作系统、4基于操作系统研发应用程序、5测试应用程序、6整个系统测试、7完结。
2恳请叙述传统的嵌入式系统设计方法及其缺点经过需求分析和总体设计，系统划分为硬件子系统和软件子系统两个独立部分，随后硬件工程师和软件工程师分别对两部分进行设计，调试和测试，最后软硬件集成并对集成的系统进行测试。
计算机组成原理1
一、填空题1 字符信息是符号数据，属于处理（非数值 ）领域的问题，国际上采用的字符系统是七单位的（ASCLL ）码。
2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。
其中阶码E的值等于指数的真值（ e ）加上一个固定的偏移值（ 127 ）。
3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（ 空间 ）并行技术，后者采用（时间 ）并行技术。
4 虚拟存储器分为页式、（段 ）式、（ 段页 ）式三种。
5 安腾指令格式采用5个字段：除了操作码（OP）字段和推断字段外，还有3个7位的（ 地址码 ）字段，它们用于指定（ 寄存器 ）2个源操作数和1个目标操作数的地址。
6 CPU从内存取出一条指令并执行该指令的时间称为（指令周期 ），它常用若干个（ CPU周期 ）来表示。
7 安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、128个应用寄存器、1个指令指针寄存器（即程序计数器）外，还有64个（推断寄存器 ）和8个（ 分支寄存器）。
8 衡量总线性能的重要指标是（总线带宽 ），它定义为总线本身所能达到的最高传输速率，单位是（MB/s ）。
9 DMA控制器按其结构，分为（选择型 ）DMA控制器和（ 多路型 ）DMA控制器。
前者适用于高速设备，后者适用于慢速设备。
10 64位处理机的两种典型体系结构是（英特尔64体系结构）和（安腾体系结构 ）。
前者保持了与IA-32的完全兼容，后者则是一种全新的体系结构。
1 在计算机术语中，将ALU控制器和（ 内 ）存储器合在一起称为（主机 ）。
2 数的真值变成机器码可采用原码表示法，反码表示法，（ 补码 ）表示法，（ 移码 ）表示法。
3 广泛使用的（ SRAM ）和（ DRAM ）都是半导体随机读写存储器。
前者的速度比后者快，但集成度不如后者高。
4 反映主存速度指标的三个术语是存取时间、（存储器带宽 ）和（ 存储周期 ）。
大学微机原理半导体存储器详解演示文稿
不可再次改写。
PROM基本存储电路
PROM的写入要由专用的电路（大
电流、高电压）和程序完成。
第17页，共36页。
第5章 半导体存储器
5.3.2 可擦除的PROM 一、EPROM（紫外线可擦除） 用户可以多次编程。用紫外线照射可全部擦除原有信息（擦除后内容 全为“1” ），便可再次改写。
一、RAM原理
构成
存储体（R-S触发器构成的存储矩阵） 外围电路 译码电路、缓冲器
I/O控制电路
0
0
地
1
1
数
址
存储
据
n位 译
矩阵
缓
地址 码 2n-1
m
冲
器
器
m位 数据
CS 控制 逻辑
R/W
存储芯片构成示意图
第6页，共36页。
第5章 半导体存储器
地址译码器：
接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片
3. 按存储器的功能来分类 ✓按存储器与CPU的关系分类
控制存储器CM 、主存储器MM 、高速缓冲存储器Cache 、
外存储器EM ；
✓按存储器的读写功能分类 读写存储器RWM 、只读存储器ROM；
✓按数据存储单元的寻址方式分类
随机存取存储器RAM 、顺序存取存储器SAM 、直接存取存储器DAM ；
内存储单元的选址。
控制逻辑电路：
接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号， 控制数据的读出和写入。
数据缓冲器：
寄存来自CPU的写入数据或从存储体内读出的数据。
存储体：
存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
7
3.5.3 相联存储器（续）
相联存储器结构框图： 提供常规的按 地址查找。 相联存储 器的核心
屏蔽寄存器M N－1 N－1 0 N－1 比较器
检索寄存器 0
3.5 并行存储器
3.5 并行存储器
除了选择高速器件之外，并行读写是提高存储器性 能的一个有效手段之一。
基本思想：
通过重复设置硬件为代价，实现并行存取来换取速 度的提高。 分类：
•双端口存储器 •多模块存储器 •相联存储器 2
3.5.1 双端口存储器
AB
MAR MDR
译码器
存 储 体
译码器
3.5.2 多模块存储器
基本思想： 并行设置多个存储模块（存储体），在一个存取周期内， 多个存储模块同时存取多个字以提高整体速度。
分类：单体多字和多体单字两种方式。 AB 单体多字存储器 地址寄存器
译码器 只有一套 地址寄存 器和地址 译码器 有N个容 量相同的 存储模块, 字长扩大 N倍 M0 W位 M1 W位
DB
MN－1 W位 NW位 4
3.5.2
多模块存储器(续)
2 MAR 模块内地址 1 模块号 0
多体单字交叉存取方式
多个模块有各 自独立的MAR 和MDR, 可以 同时工作
系统需要的字 长是一个模块 的字长 交叉编址： 连续的地址 被分布在不 同的模块中
数据总线
MAR0 0 4
MAR1 1 5
MAR2 2 6
MAR3 3 7
K
K+1
K+2
K+3
MDR0
MDR1
MDR2MDຫໍສະໝຸດ 353.5.2多模块存储器(续)
重叠访问：
当访问连续的地址单元时，有效存储周期缩小到每个模块存 储周期的1/N（N是模块数）。各模块的访问周期重叠。
4模块重叠访问示意图：
存储器周期 0块 1块 2块 3块 CPU周 期
6
3.5.3 相联存储器CAM(Content Addressable Memory)
•记录比较结果。 •2m位，每一位对应一个存储单 元（即字），存放相应字比较器 的输出，若某一位为1（字比较 相等），启动对应的存储单元将 其内容送入代码寄存器 屏蔽：为“1”表示该位不参与比较， 导致输出始终为1（即比较相等）
位比较器
9
MAR
AB
DB
DB
MDR
CB
仲裁、读写逻辑
CB
基本思想：
有两个访问端口，可以 “同时”接受来自两方面的访 问内存请求，从而实现并行。
对任何一方来说，不需要考虑 另一方的存在。
仲裁逻辑：
当两个端口试图在同一时间 内访问同一地址单元时，由仲 裁逻辑决定首先为哪一方服务 3
对用户透明：
两个访问端口独立工作，
m-1
地 址 寄 存 器
0
地 址 译 码 器
2 －1
m
0 2m×N 存储体
2m－1
符 合 寄 存 器
0
0
N－1 代码寄存器
0
8
3.5.3 相联存储器（续）
比较器。包括
•位比较器：每一位有一个，数量 大，共 2m×N 个。 •字比较器：每一个字有一个，共 2m个。
…
…
符合寄存器
字比较器
符合寄存器：