数电课程设计电子秒表
数字逻辑电路(数电)课程设计_电子秒表_VHDL实现(含完整源代码!!)
电子科技大学UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA数字逻辑设计实验报告实验题目：电子秒表学生姓名：指导老师：一、实验内容利用FPGA设计一个电子秒表，计时范围00.00 ~ 99.00秒，最多连续记录3个成绩，由两键控制。
二、实验要求1、实现计时功能：域值范围为00.00 ~ 99.00秒，分辨率0.01秒，在数码管上显示。
2、两键控制与三次记录：1键实现“开始”、“记录”等功能，2键实现“显示”、“重置”等功能。
系统上电复位后，按下1键“开始”后，开始计时，记录的时间一直显示在数码管上；按下1键“记录第一次”，次按1键“记录第二次”，再按1键“记录第三次”，分别记录三次时间。
其后按下2键“显示第一次”，次按2键“显示第二次”，再按2键“显示第三次”，数码管上分别显示此前三次记录的时间；显示完成后，按2键“重置”，所有数据清零，此时再按1键“开始”重复上述计时功能。
三、设计思路1、整体设计思路先对按键进行去抖操作，以正确的得到按键信息。
同时将按键信息对应到状态机中，状态机中的状态有：理想状态、开始状态、3次记录、3次显示、以及其之间的7次等待状态。
因为需要用数码管显示，故显示的过程中需要对数码管进行片选和段选，因此要用到4输入的多路选择器。
在去抖、计时、显示的过程中，都需要用到分频，从而得到理想频率的时钟信号。
2、分频设计该实验中有3个地方需要用到分频操作，即去抖分频（需得到200HZ时钟）、计时分频（需得到100HZ时钟）和显示分频（需得到25kHZ时钟）。
分频的具体实现很简单，需首先算出系统时钟（50MHZ）和所需始终的频率比T，并定义一个计数变量count，当系统时钟的上升沿每来到一次，count就加1，当count=T时就将其置回1。
这样只要令count=1~T/2时clk=‘0’，count=T/2+1~T时clk=‘1’即可。
基于数字电路的电子秒表课程设计报告
基于数字电路电子秒表课程设计摘要电子秒表是一种用数字电路技术实现时、分、秒计时的装置，无机械装置，具有较长的使用寿命，因此得到了广泛的使用。
它从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
本次实验所做电子式秒表由信号发生系统和计时系统构成,并具有清零,暂停功能。
由于需要比较稳定的信号，所以信号发生系统555定时器与电阻和电容组成的多谐振荡器构成，信号频率为100HZ。
计时系统由计数器、译码器、显示器组成。
计数器由74 LS160构成，由十进制计数器组成了一百进制和六十进制计数器，采用异步进位方式。
译码器由74LS48构成，显示器由数码管构成。
清零,暂停功能由RS触发器构成防抖动开关。
具体过程为：由晶体震荡器产生100HZ脉冲信号先进入计数器，然后传入译码器，将4位信号转化为数码管可显示的7位信号，结果以“分”、“秒”、“10毫秒”依次在数码管显示出来。
该秒表最大计时值为59分59.99秒，“10毫秒”为一百进制计数器组成，“分”和“秒”为六十进制计数器组成。
关键词：计时精度计数器显示器AbstractElectronic stopwatch is the realization of a digital circuit technology,.It can realize the hour, minute, second timer.It does not have mechanical means and has a longer life, so it has been widely used. The principle is a typical digital circuit, which includes a combination logic circuit and a timing circuit. The experiments can be done by electronic stopwatch constituted by the signal system and timing system, and has cleared pause function. Due to the need of a more stable signal, the signal generating system is constituted by the 555 Timer with the resistors and capacitors, and the signal frequency is 100Hz. Timing system contains the counter, decoder, display. Counter 74 LS160 constituted by the decimal counter the decimal and sexagesimal counter, which uses asynchronous binary. The decoder from 74LS48 constitute display digital tube constitute Cleared, the pause function by the RS flip-flop. Its specific process: the 100Hz pulse signal generated by the crystal oscillator and first into the counter, and then the incoming decoder, a 4-bit signal is converted to 7-bit signal of the digital control can be displayed, the result by "minute", "second", "10 milliseconds" turn on the digital display. The stopwatch timing is 59 minutes, 59.99 seconds, 10 milliseconds is the 150 binary counter, "minute" and "second" is the six decimal counter.Keyword:Timing accuracy counter display目录一、设计任务与要求 (2)二、方案设计与论证 (2)三、单元电路设计与参数计算 (4)1．信号发生器单元电路 (4)2．时钟分频计数单元电路 (6)3．显示及译码单元电路 (11)4．控制电路 (13)四、总原理图及元器件清单 (14)五、结论与心得 (17)六、参考文献 (18)一、设计任务与要求用74系列数字器件设计一个电子秒表,要求:1.以0.01秒为最小单位进行显示。
数电课程设计：电子秒表
数电课程设计：电子秒表
电子秒表是一种常见的计时工具，它通过使用电子元件实现高精度的计时功能。
下面是一个基于数电的电子秒表的设计方案：
1. 运算部分设计：
- 使用一个1Hz的时钟源，可以通过计数器或者振荡器实现。
- 使用一个可重置的二进制计数器，位数根据需要的计时范
围确定。
例如，如果计时范围为1小时，可使用一个4位二进制计数器。
- 计时开始/停止控制逻辑：这可以通过一个开关电路实现，可以使用一个门电路或者触发器电路。
- 计数器重置逻辑：可以使用一个按钮或者开关来重置计数
器的值。
2. 显示部分设计：
- 使用数码管或者液晶显示器来显示计时结果。
数码管可以
使用共阳或者共阴的7段数码管。
- 使用译码器将计数器的二进制输出转换为译码信号，用于
控制数码管显示的数字。
3. 其他功能：
- 可以添加一个暂停功能，通过一个按钮或者开关来实现。
当计时中按下暂停按钮时，计时器会停止计数，再次按下暂停
按钮时，计时器继续计数。
- 可以添加一个拆表功能，通过一个按钮或者开关来实现。
按下拆表按钮时，计时器会记录当前的计时值，然后重置为0，再次按下拆表按钮时，计时器恢复原来的计时状态。
该设计方案中的电子秒表可根据实际需求进行调整和扩展，例如增加更多的功能按钮、调整计时范围和精度等。
同时，需要注意电路的稳定性和可靠性，以及对供电电源和信号的处理。
数字电子技术----电子秒表课程设计
通过以下五个练习熟悉使用multism软件。
1.试利用138译码器产生一组多输出逻辑函数。
2图1-1根据EDA的仿真结果，我了解到三个控制输入端S1,\S2,\S3的状态决定了电路的状态。
当S1=1,\S2=\S3=0时，译码器处于工作状态，否则，译码器被禁止，所有输出端同时出现高电平，而且对应每一组输入代码，只有一个输出端为有效电平，其余输出端为无效电平。
初步掌握了各种元件，控制开关在何处寻找。
2.利用JK触发器构成同步计数器，初态Q3Q2Q1=000.3图1-2通过连接电路及仿真运行，我了解了利用JK触发器构成计数器的原理，同时也了解到触发器的次态仅取决于此时刻输入信号的状态，而其他时刻输入信号的状态对触发器的状态没有影响。
3.555定时器构成的多谐振荡器。
4图1-3通过连接电路及运行仿真，了解到了555定时器构成多谐振荡器产生方波的原理，在实验中我们组成员经过耐心查找，终于在同一示波器中显示输入输出波形。
4．基本放大电路——分压式射极偏置电路5图1-45.实用精密检波放大电路。
图1-5三．通过使用multism软件设计一个能显示1s为最小单位的电子秒表。
1．设计目的：(1)了解计时器主体电路的组成及工作原理;(2)熟悉集成电路及有关电子元器件的使用;(3)学习数字电路中基本555定时器、时钟发生器及计数、译码显示等单元电路的综合应用。
2．设计任务及说明：电子秒表电路是一块独立构成的记时集成电路。
它集成了计数器、、振荡器、译码器和驱动等电路，能够对秒以下时间单位进行精确记时，具有清零、启动计时、暂停计时及继续计时等控制功能。
3.功能要求（1）设计一个具有时、分、秒的数字显示计时器（2）具有校时、校分的功能（3）通过开关功能实现清零、暂停等功能的有效转换设计一个可以满足以下要求的简易秒表(1)秒表由5位七段LED显示器显示，其中一位显示“min”,四位显示“s”，其中显示分辩率为0.01 s。
数字电路课程设计报告数字秒表
数字电路课程设计报告——数字秒表一、设计任务与技术指标：设计数字秒表，以实现暂停、清零、存储等功能。
设计精度为0.01秒。
二、设计使用器件：74LS00 多片74163 4片4511 4片NE555 1片二极管1枚LED 共阴极七段译码器 4 个导线、电阻若干三、数字秒表的构成：利用555 设计一个多谐振荡器，其产生的毫秒脉冲触发74LS163计数，计时部分的计数器由0.01s 位、0.1s 位、s 个位、和s 十位共四个计数器组成，最后通过CD4511 译码在数码管上显示输出。
由“启动和停止电路”控制启动和停止秒表。
由“接地”控制四个计数器的清零。
图1 电子秒表的组成框图四、实现功能及功能特点：（1）、在接通电源后秒表显示00：00，当接通计时开关时秒表开始计时。
（2）、清零可在计时条件下也可在暂停条件下进行。
（3）、解决了在使用163清零端和保持端时由于163默认的清零端优先级高于保持端造成的0.01秒位上无法保持到0.09的技术问题。
（4）、增加了数据溢出功能，由于是4位秒表，最多计到一分钟，当秒表到达一分钟时，秒表自动暂停显示在60：00秒处，此时二极管发亮，起警示灯作用。
清零后则可继续计时。
（5）、由于条件有限，我们自己用导线制作了电源、清零、暂停等开关以减少导线的拔插造成的面板的不美观。
下图为完整课程设计的实物图：五、课程设计原理：本课程设计由模6000计数器和其控制电路组成，模6000计数器功能由同步加法计数器74163和与非门74LS00组成。
74163的功能及用法：74163同步加法计数器具有以下功能：（1）、同步清零功能。
当清零端输入低电平，还必须有时钟脉冲CP的上升沿作用才能使各触发器清零，此过程为同步清零。
（2）、同步并行置数功能。
（3）、同步二进制加计数功能。
（4）、保持功能。
综上所述，74163是具有同步清零、同步置数功能的4位二进制同步计数器。
74163的应用：（1）、构成任意模的计数器将74163与少量门电路结合可构成任意模计数器。
数电课程设计--数字秒表报告
数字电子课程设计报告题目名称：电子秒表电路姓名:李美柳学号：1003741104班级：电子101班指导老师：刘纯天2012年6月（1）计时范围：0～59秒（2）显示分辨率为1s。
（3）用按钮开关控制工作状态，即：暂停、清零。
（4）本身带有，工作时指示灯亮。
二、元件清单：三、详细设计：（1）秒脉冲的产生CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC 或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。
所有的计数器位均为主从触发器。
在CP1(和CP0)的下降沿计数器以二进制进行计数。
在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。
D 2Q5CLK3Q6S4R1U2:A74HC74CLK 1E 2MR 7Q03Q14Q25Q36U3:A4518CLK 9E 10MR 15Q011Q112Q213Q314U3:B4518图2-1脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器产生标准频率信号经过整形、分频获得1Hz的秒脉冲。
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
如晶振为32768 Hz，通过15次二分频后可获得1Hz的脉冲输出，电路图如图2-1所示。
（2）秒计数器的设计十进制同步加法计数器CD4518CD4518/CC4518是二、十进制（8421编码）同步加计数器，内含两个单元的加计数器，其功能表如真值表所示。
每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。
由表可知，若用ENABLE信号下降沿触发，触发信号由EN端输入，CLK端置“0”；若用CLK信号上升沿触发，触发信号由CL℃K端输入，ENABLE端置“1”。
RESET端是清零端，RESET端置“1”时，计数器各端输出端Q1～Q4均为“0”，只有RESET端置“0”时，CD4518才开始计数。
CD4518采用并行进位方式，只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时，每输入一个时钟脉冲，计数单元Q2翻转一次；当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。
数电课程设计-数字电子秒表设计
数电课程设计-数字电⼦秒表设计理学院School of Sciences创新课程设计报告学⽣姓名：学⽣学号：所在班级：电⼦092所在专业：电⼦信息科学与技术指导教师：数字电⼦秒表设计1. 引⾔电⼦秒表在⽣活中的应⽤,它可⼴泛应⽤于对运动物体的速度、加速度的测量实验,还可⽤来验证⽜顿第⼆定律、机械能守恒等物理实验,同时也适⽤于对时间测量精度要求较⾼的场合.测定短时间间隔的仪表。
有机械秒表和电⼦秒表两类。
机械秒表与机械⼿表相仿，但具有制动装置，可精确⾄百分之⼀秒；电⼦秒表⽤微型电池作能源，电⼦元件测量显⽰，可精确⾄千分之⼀秒。
⼴泛应⽤于科学研究、体育运动及国防等⽅⾯在当今⾮常注重⼯作效率的社会环境中，定时器能给我们的⼯作、⽣活以及娱乐带来很⼤的⽅便，充分利⽤定时器，能有效的加强我们的⼯作效率。
数字电⼦秒表是利⽤数字电⼦技术把模拟信号转换成数字信号来完成的，具有直观、准确性⾼的特点。
1.1 设计⽬的1.建⽴数字电⼦电路系统的基本概念；2.运⽤CD4060分频器的应⽤，计数器的级联及其计数、译码、显⽰电路的整体配合；3.建⽴分频的基本概念。
1.2 设计要求设计⼀个数字电⼦秒表，该秒表具有显⽰功能和清零、开始计时、停⽌计时等功能。
设计的要求如下：1.以1秒为最⼩单位进⾏显⽰；2.秒表可显⽰0～9秒的量程；3.该秒表具有清零、开始计时、停⽌计时功能；4．除了以上功能，个⼈可根据具体情况进⾏电路功能扩展。
1.3 设计内容1.搭接电⼦秒表的整体设计电路；2.校准0.1秒信号源；3.测试电⼦秒表清零、开始计时、停⽌计时功能。
2. 电路分析图2.1.1 电⼦秒表电路图图2.1.1是电⼦秒表完全的电路图，按功能可以分成四个单元电路进⾏分析，由时钟脉冲发⽣器、计算器、译码器和数码管组成。
其原理⽅框图如图2.2.1所⽰。
2.2.1 时钟脉冲发⽣器555 定时器是模拟 — 数字混合式集成电路，利⽤它可以⽅便地构成脉冲产⽣、整形电路和定时、延时电路。
数电课程设计电子秒表
电子电路课程设计题目名称：电子秒表课程设计姓名：学号：专业班级：一.设计任务及功能简介（1）显示分辨率为1s／100，外接系统时钟频率为100KHz。
（2）计时最长时间为1h，六位显示器，显示时间最长为59m59.99s。
系统设置启／停键和复位键。
复位键用来消零，做好计时准备、启／停键是控制秒表起停的功能键二.设计框原理三．各单元电路的设计及使用说明1.启动和停止单元电路由一个开关控制CP脉冲，从而控制秒表的启动与停止2.秒脉冲电路LM555CN定时器构成的多谐振荡器，是一种性能较好的时钟源。
该脉冲电路产生100KHz的脉冲（MULTISIM仿真太慢，调快了频率）3. 100进制计数器由两片74ls160级联组成，采用了串行的方式，低位片的进位端RCO接低位片的CLK端。
4. 60进制计数器60进制计数器采用串行整体置数的方式级联，将电路的59状态译码产生的低电平信号接到两片计数器的同步置数端，当下一个脉冲到来的时候同时把0000置入两片74ls160计数器中，从而得到六十进制计数器。
5.计数与译码显示十进制加法计数器74LS160构成电子秒表的计数单6.电子秒表总设计图四．主要芯片介绍1.74LS00Inputs输入Ouput输出74LS00功能为四2 输入与非门A B Y其真值表及管脚图为：L L HL H HH L HH H L2.74LS16074LS160 十进制同步计数器(异步清零)其真值表如下( H:高电平，L:低电平，↑:上升沿，X:任意，D0 ~D3 :A~D稳态输入电平)输入输出Cr LD S1 S2 CP A B C D QA QB QC QDL X X X X X X X X L L L LH L X X↑D0 D1 D2 D3 D0 D1 D2 D3H H H H↑X X X X 计数H H L X X X X X X 保持H H X L X X X X X 保持五．总电路的仿真在仿真的过程中遇到过很多的问题，比如六十进制计数器计数到五十的时候高位片出现进位等，这些问题的出现是由于对任意进制计数器的组成、上升沿触发还是下降沿触发没理解透彻而导致的细节性问题。
数电课程设计数字电子秒表设计
1．分频器电路 通常，数字钟的晶体振荡器输出频率较高，为了得到 0.1Hz 的秒信号输入，需要对
振荡器的输出信号进行分频。图 2.2.1 中的 U1 是一个五进制计数器，对振荡器的输出信 号进行分频。对频率为 50HZ 的时钟脉冲进行五分频，在输出端 QD 取得周期为 0.1S 的矩形脉冲，作为时间计数单元的时钟输入。单元电路 2.2.5 所示。
TH
TR Rd OUT DIS
×
×
0 0 导通
＞
2 V cc
3
＜
2 V cc
3
×
＞ 1 Vcc
3
＞ 1 Vcc
3
＜ 1 Vcc
3
1 0 导通 1 保持 保持 1 1 截止
图 2.2.3 多谐振荡器电路
多谐振荡器如图 2.2.3 所示。当电路刚接通电源时， 由于 C (C1//C2)来不及充电，555
2.2.1 时钟脉冲发生器
555 定时器是模拟 — 数字混合式 集成电路， 利用它可以方便地构成脉冲 产生、整形电路和定时、延时电路。用 555 定时器构成的自激式多谐振荡器， 是一种性能较好的时钟源。 调节电位器 Rp ，使在输出端 3 获得频率为 50HZ 的矩形波信号。 （一） 555 定时器的电路结构及其功能
设计一个数字电子秒表，该秒表具有显示功能和清零、开始计时、停止计时等功能。 设计的要求如下：
1. 以 1 秒为最小单位进行显示； 2. 秒表可显示 0～9 秒的量程； 3. 该秒表具有清零、开始计时、停止计时功能； 4．除了以上功能，个人可根据具体情况进行电路功能扩展。
数电电子秒表课程设计
数电电子秒表课程设计一、课程目标知识目标：1. 让学生理解数字电子秒表的基本原理和组成，掌握其工作流程。
2. 使学生掌握数字电子秒表的计数、计时和清零功能，并能运用相关电子元件实现这些功能。
3. 让学生掌握数字电子秒表中各个电子元件的作用，如晶振、计数器、时钟发生器等。
技能目标：1. 培养学生运用所学知识，设计并搭建一个简单的数字电子秒表电路。
2. 培养学生通过编程，实现对数字电子秒表的计数、计时和清零功能的控制。
3. 培养学生运用调试工具，对数字电子秒表电路进行调试和优化。
情感态度价值观目标：1. 培养学生对电子技术的兴趣，激发其探索精神和创新意识。
2. 培养学生团队合作精神，学会在团队中共同解决问题，共同进步。
3. 培养学生严谨的科学态度，养成良好的实验操作习惯。
本课程针对高中年级学生，结合电子技术课程内容，注重实践操作和理论知识相结合。
课程性质为实践性较强的设计课程，要求学生在掌握基本原理的基础上，能够运用所学知识，动手设计和搭建数字电子秒表电路。
通过本课程的学习，学生将能够达到上述课程目标，为后续深入学习电子技术打下坚实基础。
二、教学内容本章节教学内容紧密围绕课程目标，结合电子技术课程相关章节，组织以下内容：1. 数字电子秒表原理：讲解数字电子秒表的组成、工作原理，涉及晶振、时钟发生器、计数器等关键元件的作用。
2. 电路设计与搭建：学习如何设计数字电子秒表的电路，选择合适的电子元件，并按照电路图进行搭建。
3. 编程与控制：学习编写程序，实现对数字电子秒表的计数、计时和清零功能。
4. 调试与优化：教授学生如何使用调试工具，对搭建的数字电子秒表电路进行调试，找出并解决问题。
具体教学安排如下：1. 第一周：介绍数字电子秒表的原理，讲解相关电子元件的作用，让学生初步了解课程内容。
2. 第二周：详细讲解电路设计与搭建，指导学生动手实践，完成电路搭建。
3. 第三周：教授编程与控制方法，引导学生学习编写程序，实现数字电子秒表的基本功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数电课程设计电子
秒表
电子电路课程设计题目名称：电子秒表课程设计
姓名：
学号：
专业班级：
（1）显示分辨率为1s ／100，外接系统时钟频率为100KHz 。
（2）计时最长时间为1h ，六位显示器，显示时间最长为59m59.99s 。
系统设置启／停键和复位键。
复位键用来消零，做好计时准备、启／停键是控制秒表起停的功能键 二.设计框原理
三．各单元电路的设计及使用说明
1.启动和停止单元电路
由一个开关控制CP脉冲，从而控制秒表的启动与停止
2.秒脉冲电路
LM555CN定时器构成的多谐振荡器，是一种性
能较好的时钟源。
该脉冲电路产生100KHz的
脉冲（MULTISIM仿真太慢，调快了频率）
3. 100进制计数器
由两片74ls160级联组成，采用了串行的方式，低位片的进位端RCO接低位片的CLK端。
4. 60进制计数器
60进制计数器采用串行整体置数的方式级联，将电路的59状态译码产生的低电平信号接到两片计数器的同步置数端，当下一个脉冲到来的时候同时把0000置入两片74ls160计数器中，从而得到六十进制计数器。
5.计数与译码显示
十进制加法计数器74LS160构成电子秒表的计数单6.电子秒表总设计图
四．主要芯片介绍
1.74LS00
74LS00功能为四2 输入与非门
其真值表及管脚图为：2.74LS160Inputs输入Ouput输出
A B Y
L L H
L H H
H L H
H H L
输入输出Cr LD S1 S2 CP A B C D QA QB QC QD
L X X X X X X X X L L L L
H L X X↑D0 D1 D2 D3 D0 D1 D2 D3
H H H H↑X X X X 计数
H H L X X X X X X 保持
H H X L X X X X X 保持
74LS160 十进制同步计数器(异步清零)其真值表如下( H:高电平，L:低电平，↑:上升沿，X:任意，D0 ~D3 :A~D稳态输入电平)
五．总电路的仿真
在仿真的过程中遇到过很多的问题，比如六十进制计数器计数到五十的时候高位片出现进位等，这些问题的出现是由于对任意进制计数器的组成、上升沿触发还是下降沿触发没理解透彻而导致的细节性问题。
经过对教材的重新学习，现在真正知道了出现这些问题的原因。
计数器的级联有串行并行两种方法，此实验选择串行级联。