设计一个一位十进制加减法数字电路课程设计报告
设计一个一位十进制加减法++数字电路课程设计报告
课程设计报告课程：微机系统与接口课程设计学号：姓名：班级：教师：******大学计算机科学与技术学院设计名称：设计一个一位十进制加减法器日期：2010年1月 23日设计内容：1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
设计目的与要求：1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点；2、培养勤奋认真、分析故障和解决问题的能力。
设计环境或器材、原理与说明：环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。
器材：74LS283或者4008， 4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法）设计原理:图1二进制加减运算原理框图分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
设计过程（步骤）或程序代码：实验电路：1:减法电路的实现：（1）：原理：如图1所示（如下），该电路功能为计算A-B。
若n位二进制原码为N原，则与它相对应的补码为N补=2n-N原，补码与反码的关系式为N补=N反+1，A-B=A+B补-2n=A+B反+1-2n(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：A+B反+1，(3)：由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。
设计一个一位十进制加减法++数字电路课程设计报告
设计一个一位十进制加减法++数字电路课程设计报告一位十进制加减法++数字电路课程设计报告摘要：本文介绍了一位十进制加减法++数字电路课程设计的具体实现步骤。
通过串行和并行方式，使用ALU模块实现对数字的加减法运算，并模拟真实的计算机系统。
最后，将实现的电路连接到FPGA上，并在XilinxISE环境中进行调试和测试。
关键词：十进制加减法； ALU； FPGA； XilinxISE1 绪论随着信息技术的发展，数字电路处理能力也越来越强大。
在数字电路设计中，加减法运算是最基本的运算，因此如何实现十进制加减法++数字电路设计成为研究的重点。
本文将介绍一位十进制加减法++数字电路设计的具体实现步骤，并将实现的电路连接到FPGA上，并在XilinxISE环境中进行调试和测试，以便快速实现和调试。
2 原理说明十进制加减法++数字电路设计是一种实现数字加减法运算的电路，它可以通过串行或并行的方式来实现，主要包括以下几部分：(1) 数据输入：数字输入的格式一般为二进制、八进制、十进制或十六进制，可以使用输入设备（如键盘、指针装置等）输入；(2) ALU模块：ALU模块（算术逻辑单元）是实现加减法运算的最主要组成部分，它包括算术逻辑和控制逻辑；(3) 数据输出：数据输出的格式一般为二进制、八进制、十进制或十六进制，可以使用输出设备（如显示器、打印机等）进行输出；(4) 控制逻辑：控制逻辑主要由指令和控制状态机构成，控制状态机负责控制ALU模块的加减法运算，而指令则控制整个系统的运行状态。
3 电路设计（1）ALU模块设计：由于加减法运算是ALU模块的主要功能，因此该模块必须具备加减法运算的能力，同时应具备移位、带符号处理、移位定位、逻辑运算等功能。
（2）控制逻辑设计：为了控制ALU的加减法运算，必须设计一套控制逻辑，该控制逻辑主要由指令和控制状态机构成，指令用于控制系统的运行状态，而控制状态机则控制ALU模块的加减法运算，实现真实的计算机系统。
设计一个一位十进制加减法++数字电路课程设计报告
课程设计报告课程：微机系统与接口课程设计学号：姓名：班级：教师：******大学计算机科学与技术学院设计名称：设计一个一位十进制加减法器日期：2010年1月 23日设计内容：1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
设计目的与要求：1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点；2、培养勤奋认真、分析故障和解决问题的能力。
设计环境或器材、原理与说明：环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。
器材：74LS283或者4008， 4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法）设计原理:图1二进制加减运算原理框图分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
设计过程（步骤）或程序代码：实验电路：1:减法电路的实现：（1）：原理：如图1所示（如下），该电路功能为计算A-B。
若n位二进制原码为N原，则与它相对应的补码为N补=2n-N原，补码与反码的关系式为N补=N反+1，A-B=A+B补-2n=A+B反+1-2n(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：A+B反+1，(3)：由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。
简单加减计算电路
简单加减计算电路简单加/减运算电路1 设计主要内容及要求1.1 设计⽬的：（1）掌握1位⼗进制数加法运算电路的构成、原理与设计⽅法；（2）熟悉QuartusII的仿真⽅法。
1.2 基本要求:（1）实现⼆进制数的加/减法；（2）设计加数寄存器A和被加数寄存器B单元；（3）实现4bit⼆进制码加法的BCD调整；（4）根据输⼊的4bitBCD编码⾃动判断是加数还是被加数。
1.3 发挥部分:（1）拓展2位⼗进制数（2）MC存储运算中间值；（3）结果存储队列；（4）其他。
2 设计过程及论⽂的基本要求2.1 设计过程的基本要求（1）基本部分必须完成，发挥部分可任选2个⽅向：（2）符合设计要求的报告⼀份，其中包括逻辑电路图、实际接线图各⼀份；（3）设计过程的资料、草稿要求保留并随设计报告⼀起上交；报告的电⼦档需全班统⼀存盘上交。
2.2 课程设计论⽂的基本要求（1）参照毕业设计论⽂规范打印，⽂字中的⼩图需打印。
项⽬齐全、不许涂改，不少于3000字。
图纸为A3，附录中的⼤图可以⼿绘，所有插图不允许复印。
（2）装订顺序：封⾯、任务书、成绩评审意见表、中⽂摘要、关键词、⽬录、正⽂（设计题⽬、设计任务、设计思路、设计框图、各部分电路及参数计算（重要）、⼯作过程分析、元器件清单、主要器件介绍）、⼩结、参考⽂献、附录（逻辑电路图与实际接线图）。
摘要当今的社会是信息化的社会，也是数字化的社会，各种数字化的电器与设备越来越普及，⼈们的⼤部分⽣活都依赖于这些数字化的设备。
⽽随着科技的发达，这些数字设备的功能越来越强⼤，程序越来越复杂。
但是我们都知道各种复杂的运算都是从简单的加减运算衍⽣出来的。
经过半学期的数字电⼦技术基础的学习，我们对数字电⼦技术的理论知识有了⼀定的了解。
在这个时刻，将理论结合实际的欲望，便显得更加迫切，⽽此时的课设安排正好可以帮助我们将理论结合实际，将梦想变成现实。
本次的简单运算电路是基于QuartusⅡ仿真软件⽽设计的，⽽每⼀个仿真软件都有它⾃⼰的特⾊与优缺点。
数字电路课程设计(密码锁)
数字电路课程设计设计报告课题名称：密码锁设计成员1：设计成员2：设计成员3：密码锁一、目录1、设计项目综述 (2)2、设计方案及分析 (3)2.1设计方案 (3)2.2设计分析 (4)2.3方案优缺点 (4)3、电路原理分析 (5)3.1模块1：八进制优先编码器74ls148 (5)3.2模块2：4位双稳锁存器74LS75 (6)3.3模块3：4位数字比较器74LS85 (8)3.4模块4：可预置bcd计数器74LS160 (9)3.5 总图 (14)4、总结 (16)4.1设计中遇到的问题及解决方法 (17)4.2设计方案中需要改进的地方 (17)4.3这次设计中的收获和教训 (17)二、设计项目综述：1、可以预置1位十进制数密码，并保存密码。
2、开锁时，输入正确密码，按开锁键，锁打开。
3、当输入密码时，数码管显示相应的输入数字。
密码输入错误时计数一次,当输入错误密码连续达到四次，拒绝再输入密码。
需用复位键将其还原才能再次输入。
4、输入密码时，数码管8显示密码的数值。
拒绝输入密码时，只显示0。
按开锁键时，数码管5显示密码输入错误的次数；当错误次数连续少于4次以下时，则当输入密码正确时数码管5清“0”。
5、开锁指示灯亮表示锁已经打开。
三、设计方案及分析1、设计方案根据以上密码锁的设计任务，我们拟定的方案可以简略的如以下框图所示：2、方案分析（1）密码输入：由于要求通过每按一个输入键时直接显示为对应的十进制数密码，所以需要将二进制数转换为对应的十进制数。
根据前面这个要求，我们有两个选择74ls147和74ls148。
74ls147与74ls148比较，74ls148比74ls147多一个功能端。
使用74ls148可以实现输入四次错误自动锁定。
虽74ls148总的输入键只有8个，使用两块74ls148，并他们通过级联可以解决0~9输入。
当多过输入端同时出现时，只对其中优先权最高的一个进行编码，这个编码就是我们要的对应的十进制数。
数字电路课程设计的报告
数字电路课程设计的报告电⼦技术课程设计报告题⽬：数字计步器院系：物理与电⽓信息⼯程学院专业：电⽓⼯程及其⾃动化组长：郭天朋学号： 20120604046 组员 1 ：吕殿鹏学号： 20120604047 组员 2 ：马奔腾学号： 20120604048 组员 3 ：马冲学号： 20120601007 组员 4 ：刘晓坦学号： 20121401045 指导教师：蔡⽂霞2014年6⽉25⽇电⼦技术课程设计报告⼀、选题⽬的和意义：⼈们越来越注重⾃⼰的健康,跑步成为⼀种⽅便⽽⼜有效的锻炼⽅式。
但是如何知道⾃⼰跑了多少步,多远的路程?计步器可以帮助⼈们实时掌握锻炼情况。
它的主要功能是检测步数,通过步数和步幅可计算⾏⾛的路程。
步幅信息可通过⾏⾛固定的距离如20m来计算或是直接输⼊,⾼级的计步器还可以计算⼈体消耗的热量。
本课题的设计有深远意义，尤其是对那些⽼年⼈以及⼀些待复健康的病⼈来说是⼀个⾮常好的辅助医疗设备。
要实现检测步数⾸先要对⼈⾛路的姿态有⼀定了解。
⾏⾛时,脚、腿、腰部,⼿臂都在运动,它们的运动都会产⽣相应的加速度,并且会在某点有⼀个峰值。
从脚的加速度来检测步数是最准确的,但是考虑到携带的不⽅便以及实验室⽔银开关的诸多不便，我们⽤⼀个逻辑开关或者脉冲信号来来代替脚的每⼀次⾛步所引起的振动。
本课设主要是运⽤了逻辑元件74LS161的计数功能，把四个74LS161逻辑元件逐次相联起来，已达到⽤4个数码管显⽰4位有效数字的计步器，并且可以按照⼗进制向⾼位进位。
通过逻辑开关的功能控制整个计步器的计数与暂停。
第⼀个74LS161元件的CP接⼊逻辑开关，输出接⼊第⼆元件的脉冲信号接⼊⼝，依次将四个元件级联。
本设计数字计步器就是按照这个程序来达到进位计数的功能，和计数器的功能相似。
数字计步器在⽇常⽣活中主要运⽤在医疗健⾝等电⼦产品中，如数字跑步器、计步器等诸多相关电⼦设备。
该设计可以合理运⽤到⼤范围的产品设计中，提⾼现代电⼦产品⽔平，更好的服务于社会，有着很⼴⼤的发展前景和⽤途。
简易加减计算器设计(数电)
电子技术课程设计电气与信息工程学院建筑电气与智能化专业题目：简易加减计算器设计姓名：徐雪娇学号：094412110指导教师：祁林简易加减计算器设计一、设计目的1、在前导验证性认知实验基础上，进行更高层次的命题设计实验.2、在教师指导下独立查阅资料、设计、特定功能的电子电路。
3、培养利用数字电路知识，解决电子线路中常见实际问题的能力.4、积累电子制作经验，巩固基础、培养技能、追求创新、走向实用。
5、培养严肃认真的工作作风和严谨的科学态度。
二、设计要求1、用于两位一下十进制的加减运算。
2、以合适方式显示输入数据及计算结果。
三、总体设计第一步置入两个四位二进制数。
例如（1001）2,（0011）2和（0101）2，（1000）2，同时在两个七段译码显示器上显示出对应的十进制数9，3和5，8。
第二步通过开关选择加（减）运算方式；第三步若选择加运算方式所置数送入加法运算电路进行运算；同理若选择减运算方式，则所置数送入减法运算电路运算；第四步前面所得结果通过另外两个七段译码器显示。
即：方案一通过开关J1-J8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U10和U13分别显示所置入的两个数。
数A直接置入四位超前进位加法器74LS283的A4-A1端，74LS283的B4-B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关J5-J8，通过开关J5-J8控制数B的输入。
当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
当开关J1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B（反码）+1，实际上其计算的结果为S=A-B完成减法运算。
由于译码显示器只能显示0-9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）时加上6（0110）2，产生的进位信号送入译码器U12来显示结果的十位，U11 2显示结果的个位。
十进制加减可逆计数器的设计
摘要计数器是数字电路中最为基本的一个单元电路。
本次基础强化的目标是要我们熟悉常用MSI集成计数器的功能和应用；掌握利用集成计数器构成不同功能的计数器的设计方法；学会利用EDA软件（Proteus）对模M的可逆计数器电路进行仿真；掌握可逆计数器电路的安装及调试方法。
本次课设报告先是说明了十进制加/减可逆计数器的技术指标，简要地陈述了设计方案和设计思路，然后就对其有关理论知识作了一些简要的介绍，然后在性能指标分析基础上进行单元电路设计，设计出整体电路图并且在软件Proteus中进行仿真，最后通过protel 做出电路板验证是否达到技术要求，总结课设体会。
关键词：手动控制，自动控制，计数器，加减可逆目录摘要 (1)1设计任务与要求 (3)2设计方案及其比较 (3)2.1 设计方案 (3)2.2设计思路 (4)2.2.1手控自动加、减计数器设计思路 (4)2.2.2自控可逆方式计数器设计思路 (4)2.2.3手动脉冲设计思路 (5)2.3集成电路及元件选择 (6)3实现方案 (6)3.1 脉冲发生电路实现方案 (6)3.1.1 基本原理 (6)3.1.2 有关参数及计算 (7)3.2 加/减/计数器控制电路实现方案 (7)3.3 自动控制可逆计数器实现方案 (9)3.4译码显示单元电路设计实现方案 (10)3.4.1译码显示单元电路设计 (10)3.4.2译码器74LS48 (11)3.4.3显示器LG5011AH (12)3.4.4译码显示电路 (13)3.5 手动脉冲发生电路实现方案 (14)3.6 清零功能实现方案 (15)3.7 总原理图的设计实现方案 (16)4 Proteus仿真 (17)5 制版与调试 (18)5.1 DXP注意事项 (18)5.2 制作PCB板的流程 (19)5.3 注意事项 (19)5.4 调试结果与分析 (19)6 课设总结 (20)谢辞 (21)参考文献 (22)附录 (23)1设计任务与要求设计一个十进制加/减可逆计数器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计报告
课程：微机系统与接口课程设计
学号：
姓名：
班级：
教师：
******大学
计算机科学与技术学院
设计名称：设计一个一位十进制加减法器
日期：2010年1月23日
设计内容：
1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
设计目的与要求：
1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点；
2、培养勤奋认真、分析故障和解决问题的能力。
设计环境或器材、原理与说明：
环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。
器材：74LS283或者4008，4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法）
设计原理:
分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），
如（1001）
2和（0111）
2
，同时在两个七段译码显示器上显示出对应的十进制数
9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
设计过程（步骤）或程序代码：
实验电路：
1:减法电路的实现：
（1）：原理：如图1所示（如下），该电路功能为计算A-B。
若n位二进制
原码为N
原，则与它相对应的补码为N
补
=2n-N
原
，补码与反码的关系式为N
补
=N
反
+1，
A-B=A+B
补-2n=A+B
反
+1-2n
(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求
其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：
A+B
反
+1，
(3)：由于2n=24=(10000)
2
,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。
因为设计要求被减数大于或等于减数，所以所得的差值就是A-B差的原码，借位信号为0。
图1：减法运算电路
2：加法电路的实现如下：
（1）加法原理:
1. 通过开关S2——S9接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U13和U15分别显示所置入的两个数。
数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S6——S9，通过开关S6——S9控制数B的输入。
2. 当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
3. 由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）时加上6（0110），产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位
(2)加法电路的实现:
用两片4位全加器74LS83和门电路设计一位8421BCD码加法器
1. 由于一位8421BCD数A加一位数B有0到18这十九种结果。
而且由于显示的关系
2. 当大于9的时候要加六转换才能正常显示，所以设计的时候有如下的真值表：
由表我们可以算出Y 的表达式: (1)由前16项有: Y= S 3S 2+ S 3S 1 (2)由后10项有: Y= C O =1 由（1）（2）有Y=C O +S 3S 2+S 3S 1
由于用与非门比较方便所以我们选用了与非门电路有以下两种选择： (1)443424434244342Y=C +S S +S S =C +S S +S S C S S S S =•• (2)443424434244342Y=C +S S +S S =C +S S +S S C S S S S =••
第一种方式简单,所以我选用了第一种方式得到了如下的理论图
:
图3 加法运算电路
（3）元器件选择：
加法电路器件:
完成加法运算可用器件超前进位加法器74LS283或者4008来实现。
如图2还需用到2输入与门74LS08，3输入或门。
图 4 图5
74LS08引脚图
图6
3：译码显示电路的实现
一个七段LED 译码驱动器74HC4511和一个七段LED 数码显示器组成。
七段LED 译码驱动器74HC4511的功能表如下．在74HC4511中，经前面运算电路运算所得的结果输入74HC4511的D 3D 2D 1D 0，再译码输出，最后在七段LED 显示器中显示出来．
表二：七段LED 译码驱动器74HC4511功能表 表三：七段LED 译码驱动器74HC4511功能表续
图7 译码显示电路
4:最后所得结果的实验电路：
图8 最后结果
设计结果与分析(可以加页)：
(1) 加法运算：
选择开关接高电平，s2~s5分别接1,0,0,1;s6~s7f分别接0，1，1，1。
则（1001）
2+（0111）
2
=（10000）
2
十进制9+7=16，并在七段译码显示器上显示16.
(2)减法运算
开关接低电平，s2 ~ s5分别接1，0，0，1，s6 ~ s7分别接0，1，1，1。
则
为（1001）
2-（0111）
2
=（00010）
2
十进制9-7=2，并在七段译码显示器上显示
02.
设计体会与建议：
1.设计过程中要充分合作，发挥个人的特长，以求达到结果最佳的目的。
2.在做实验之前要先充分理解所运用的知识点，实验室要灵活运用。
3.做实验时应戒躁戒躁。
4.平时应该多掌握一些课本上没有的知识。
设计成绩：教师签名：
年月。