计算机体系结构作业整理

1. 简述计算机系统设计的主要方法。

答：基于计算机系统层次结构的基础上，其设计方法可以有以下的三种：方法1：由上向下（Top-Down）①设计过程：面向应用的数学模型→面向应用的高级语言→面向这种应用的操作系统→面向操作系统和高级语言的机器语言→面向机器语言的微指令系统和硬件实现。

②应用场合：专用计算机的设计（早期计算机的设计）。

③特点：对于所面向的应用领域，性能（性能价格比）很高。

方法2：由下向上（Bottom-Up）（通用计算机系统的一种设计方法）①设计过程：根据当时的器件水平，设计微程序机器级和传统机器级。

根据不同的应用领域设计多种操作系统、汇编语言、高级语言编译器等。

最后设计面向应用的虚拟机器级。

②应用场合：在计算机早期设计中（60～70年代）广为采用。

③特点：容易使软件和硬件脱节，整个计算机系统的效率降低。

方法3：中间开始（Middle-Out）①设计过程：首先定义软硬件的分界面，然后各个层次分别进行设计。

②应用场合：用于系列机的设计。

③特点：软硬件的分界面在上升，硬件比例在增加。

硬件价格下降，软件价格上升。

软硬件人员结合共同设计。

2. 一般来讲，计算机组成设计要确定的内容应包括那些方面？答：计算机组成设计要确定的内容应包括：①数据通路的宽度，指数据总线上一次能并行传送的信息位数；②专用部件的设置，包括设置那些专用部件，如乘除法专用部件，浮点运算部件，字符处理部件，地址运算部件等，每种专用部件的个数等等，这些都取决于所需答到的机器速度，专用部件的使用频度及允许的价格等；③各种操作对部件的共享程度，若共享程度太高，则会由于共享部件的分时使用而降低操作的速度；若对同一功能部件设置多个以降低共享度，则系统的价格会随之升高；④功能部件的并行度，如功能部件的控制和处理方式是采用顺序串行方式，还是采用重叠，流水，分布处理方式。

⑤控制机构的组成方式，如控制机构是采用硬联线控制还是微程序控制，是采用单机处理还是多机处理或功能分布处理；⑥缓冲和排队技术，包括如何在部件间设置多大容量的缓冲器来弥补它们的速度差异，对于等待要求处理的事件如何排队，如随机，先进先出，先进后出，优先级，循环等不同方式；⑦预估，预判技术，如采用何种原则来预测未来的行为，以优化性能和优化处理；⑧可靠性技术，如采用什么样的冗余技术和容错技术来提高可靠性。

3. 简述计算机系统结构用软件实现和用硬件实现各自的优缺点。

答：计算机系统结构用硬件实现：速度快、成本高；灵活性差、占用内存少。

用软件实现：速度低、复制费用低；灵活性好、占用内存多。

4．简述冯.诺依曼计算机的特征。

答：冯·诺依曼(Van Nenmann)机主要特点是程序存储，指令驱动，集中控制。

一般认为其主要特征有以下几点：(1) 机器以运算器为中心。

除了完成运算以外，机器内部的数据传输都经过运算器。

各部件的操作以及它们之间的协调由控制器集中控制。

(2) 存储器按一维线性编址，顺序访问存储器地址单元，每个存储单元的位数固定。

(3) 程序存储，指令和数据无区别存放在存储器中，指令和数据一样可以送到运算器中进行运算，指令与数据的区别主要在于地址区域不同。

(4) 指令在存储器中按其执行顺序存放，由一个顺序控制器（亦称程序计数器或指令计数器）指定即将被执行的指令地址。

每读取一条指令后，计数器自动按顺序递增。

(5) 指令由操作码和地址码组成，操作码指明操作类型，地址码指明操作数的地址和结果地址。

(6) 数据以二进制表示。

经历几十年的不断改进与发展，现代的计算机虽然仍然以冯·诺依曼的结构为基础，但已有了许多重大改进，主要改进是：存储器为中心，总线结构，分散控制。

具体表现在下列几个方面。

①计算机处理的数据类型不断增加新的表示形式，除了通常的定点数、浮点数、十进制数、逻辑数字符等基本数据类型外，还有向量、堆栈、自定义数据、汉字等。

②指令种类与寻址方式增加，增加了支持操作系统与语言编译的指令，增加了多种寻址方式如变址寻址、间接寻址、相对寻址、基址寻址以及为了存储管理而采用的页面寻址等方式。

③改变了以CPU 为中心的数据传送方式，以存储器为中心，存储系统中采用了虚拟存储，高速缓存，为了提高速度出现了多存储体的并行存取或交叉存储的结构，改变了一维线性编址的方式。

采用了指令与数据分体的存储方式，以有利于并行操作。

④处理器采用了多种新技术，如堆栈的采用、支持过程调用及递归、表达式的计算，采用指令流水、操作流水的技术与多功能部件，多处理器的并行技术，提高了CPU的功能，改进并行性能。

1、如有一个经解释实现的计算机，可以按功能划分成4级。

每一级为了执行一条指令需要下一级的N条指令解释。

若执行第一级的一条指令需K(ns)时间，那么执行第2、3、4级的一条指令各需要用多少时间(ns)?答：因为第二级的一条指令需第1级的N条指令解释，所以第二级的一条指令执行时间为NKns;第二级的一条指令执行时间为N*NKns;第二级的一条指令执行时间为N*N*NKns;1.什么是存储系统？答：存储系统是两个或两个以上的速度、容量、价格不同的存储器采用硬件，软件或软、硬件结合的办法联结成一个系统，使得整个系统看起来象一个存储器，其速度接近其中最快的一个，容量接近其中最大的一个，价格接近其中最便宜的一个。

2.什么是高速缓冲存储器:答：高速缓冲存储器是存在于主存与CPU之间的一级存储器，由静态存储芯片（SRAM）组成，容量比较小但速度比主存高得多，接近于CPU的速度。

3.一台模型计算机共有10种不同的操作码，如果采用固定长操作码需要4位。

已知各种操作码在程序中出现的概率如下表所示，计算采用Huffman编码法的操作码平均长度，并计算固定长操作码和Huffman操作码的信息冗余量（假答：构造Huffman树如下：Huffman编码的平均码长为：15.35)01.003.0(4)07.008.009.0(3)12.013.015.015.0(217.0101=⨯++⨯+++⨯++++⨯=∑=i ii lP 冗余量＝（3.15－3.10）/3.15＝1.59% 固定码长：log 210＝4冗余量＝（4－3.10）/4＝22.5%1. 简述直接相联映象规则。

答：（1）主存与缓存分成相同大小的数据块。

（2）主存容量应是缓存容量的整数倍，将主存空间按缓存的容量分成区，主存中每一区的块数与缓存的总块数相等。

（3）主存中某区的一块存入缓存时只能存入缓存中块号相同的位置。

1. 什么是均匀洗牌置换？写出均匀洗牌置换函数的表达式？答：均匀洗牌置换是将输入端分成数目相等的两半，前一半和后一半按序一个隔一个地从头至尾依次与输出端相连。

这好比洗扑克牌时，将整副牌分成相等的两叠来洗。

达到理想的一张隔一张的均匀情况。

故称为均匀洗牌置换，或简称为洗牌置换。

其函数关系可表示为：由此表达式可见，洗牌变换是将输入端二进制地址循环左移一位即得到对应的输出端二进制址。

逆均匀洗牌是均匀洗牌的逆函数，二者所完成的变换图形的输入端和输出端正好互换了个位置，其函数表达式为：逆洗牌是将输入端二进制地址编号循环右移一位即得到相应的输出端地址。

均匀洗牌与逆均匀洗牌是两种十分有用的互连函数，以它们代表的链路与以交换置换代表的开关多级组合起来可构成网络与逆网络。

s 函数在实现多项式求值、矩阵转置和FFT 等并行运算以及并行排序等方面都得到广泛的应用。

3. 互连网络例子：编号为0，1……15的16个处理器用单级互连 网络连接，当互连函数分别为：（1）cube 3; (2)PM2+3; (3)shuffle;时第13号处理器各连至哪 一个处理器?答：1）第1101处理器连至0101处理器号上，即第5号处理器上。

2）第13号处理器数据送至第（13+23 mod 16）处理器上，即第5号处理器上。

3）第1101处理器连至1011处理器号上，即第11号处理器上。

补充：1111111、设16个处理器编号分别为0、1、…、15，要用单级互连网络。

若互联函数分别为（1）Cube3（2）PM23+（3）PM2-（4）Shuffie（5）Shuffie(Shuffie) 【答案】（1）5 （2）5 （3）12 （4）14 （5）132222222、题:编号为0,1,…,15的16个处理器用单级互连网络互连.当互连函数分别为: Cube3PM2+3PM2-0ShuffleShuffle(Shuffle)时,第13号处理器各连至哪一个处理器[解答]1)第1101处理器连至0101处理器号上,即第5号处理器上.2)第13号处理器数据送至第(13+23 mod 16)处理器上,即第5号处理器上.3)第13号处理器数据送至第(13-20 mod 16)处理器上,即第12号处理器上.4)第1101处理器连至1011处理器号上,即第11号处理器上.5)第1101处理器连至0111处理器号上,即第7号处理器上.4. 请解释线性流水线和非线性流水线。

答：流水线按连接方式分类：流水线按连接方式可以分为线性流水线与非线性流水线。

线性流水线中，从输入到输出，每个功能段只允许经过一次，不存在反馈回路。

非线性流水线存在反馈回路，从输入到输出过程中，某些功能段将数次通过流水线，这种流水线适合于进行线性递归的运算。

1.试述页式管理虚拟存储器的工作过程。

答：页式管理是将主存空间与虚存空间按固定的大小划分成块，每块称为一页。

页的大小和划分与程序的逻辑功能无关，由操作系统软件来执行。

一般而言，一页的大小应该是512Bit的整数倍，因为辅助磁盘存储的物理块的大小为512Bit。

虚页中的页称为虚页，实存中的各页称为实页，各虚页与实页之间按全相联方式映象，也就是虚页中的一页，可以存入主存中的任意一页的位置。

当CPU给出所要访问的虚地址后，根据用户号访问基址寄存器，求得用户的页表首地址Pa，然后与虚地址中的虚页号P 相加，得到该页的表目，由此表目中得到该页存入主存中的实页号为p，将该页号读出与页内地址组装即可得到主存的实际地址。

2.简述全相联映象规则。

答：（1）主存与缓存分成相同大小的数据块。

（2）主存的某一数据块可以装入缓存的任意一块空间中。

3.引起Cache与主存内容不一致的原因是什么？为了保持Cache的一致性，在单计算机系统中一般采取哪些措施？答：不一致的原因：(1) 由于CPU写Cache，没有立即写主存(2) 由于I/O处理机或I/O设备写主存采取措施：（1）全写法，亦称写直达法(WT法—Write through)方法：在对Cache进行写操作的同时，也对主存该内容进行写入。

（2）写回法（WB法—Write back）方法：在CPU执行写操作时,只写入Cache,不写入主存。