第2章 MCS-51系列单片机的系统结构
合集下载
第02章 MCS-51单片机的结构
CY
AC
F0
RS1 RS0
OV
/
P
PSW位地址
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
CY：进位标志。用于表示Acc.7有否向更高位进位。 加减运算时，保存最高位进位、借位状态。 AC：半进位标志。用于表示Acc.3有否向Acc.4进位。 例：78H+97H 0111 1000 +1001 0111 1 0000 1111
ALU
定时与控制 程序地址寄存器AR
CPU
。
2.2.2 控制器
控制器由程序计数器PC、指令
寄存器和指令译码器、定时和控
制逻辑电路。
相对控制器而言，运算器接受控 制器的命令而进行动作。
1)．程序计数器PC
※ PC不属于特殊功能寄存器，不可访问，在物理结构 上是独立的。 ※ 16位的地址寄存器，用于存放下一字节指令的地址， 可寻址64KB的程序存储器空间。 ※ PC的基本工作方式有：
⑴ 自动加1。CPU从ROM中每读一个字节，自动执行 PC+1→PC； ⑵ 执行转移指令时，PC会根据要求修改地址； ⑶ 执行调用子程序或发生中断时，CPU会自动将当前 PC值压入堆栈，将子程序入口地址或中断入口地址装入 PC；子程序返回或中断返回时，恢复原有被压入堆栈的 PC值，继续执行原顺序程序指令。
用示波器检测该引脚来判断单片机是否损坏。
② PROG功能：片内有EPROM的芯片，在EPROM编程 期间，此引脚输入编程脉冲。
⑵ PSEN:片外程序存储器读选通信号输出端。 在向片外程序存储器读取指令或常数期间，每个机
器周期该信号两次有效（低电平）作为片外ROM的
单片机第二章MCS-51系列单片机硬件结构
3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚
第2章MCS-51单片机基本结构
令和四周期指令。
2.1.4
复位和复位电路
单片机在重新启动时都需要复位，MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为：在RST上加
一个维持两个机器周期（24个时钟周期）以上
的高电平，则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式，主要包括以 下几个部分： 1. 电源引脚Vcc和Vss Vcc(40脚)：电源端，为十5V； Vss(20脚)：接地端 ，GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I／O(输入／输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指
2.1.4
复位和复位电路
单片机在重新启动时都需要复位，MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为：在RST上加
一个维持两个机器周期（24个时钟周期）以上
的高电平，则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式，主要包括以 下几个部分： 1. 电源引脚Vcc和Vss Vcc(40脚)：电源端，为十5V； Vss(20脚)：接地端 ，GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I／O(输入／输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指
第二章--MCS-51单片机的结构
基 本 组 成
5)布尔处理器 MCS-51的CPU是8位微处理器，它还具有1位微处理器的 功能。布尔处理器具有较强的布尔变量处理能力，以位 (bit)为单位进行运算和操作。它以进位标志(Cy)作为累 加位，以内部RAM中所有可位寻址的位作为操作位或存储 位，以P0～P3的各位作为I/O位，同时布尔处理器也有自 己的指令系统。
FFFFH 片外ROM 1000H 0FFFH 0FFFFH
片外RAM或 I/O口
片内ROM
EA =1
片外ROM
EA =0
0000H
0000H
基 本 组 成
图2-2 8051存储器配置图
从用户使用的角度看，8051存储空间分为三类：片内、 片外统一编址0000H～0FFFFH的64KB的程序存储器地址 空间；256字节数据存储器地址空间，地址从00H～0FFH； 64KB片外数据存储器或I/O口地址空间，地址也从 0000H～0FFFFH。上述三个空间地址是重叠的，即程序 存储器中片内外低4KB地址重叠，数据存储器与程序存储 器64KB地址全部重叠，虽然地址重叠，但由于采用了不 同的操作指令及控制信号EA、PSEN的选择，因此不会发生 混乱。
基 本 组 成
在任一时刻，CPU只能使用其中的一组寄存器，并且 把正在使用的那组寄存器称为当前寄存器组。当前寄存器 组由程序状态寄存器PSW中RS1、RS0位的状态组合决定。 非当前寄存器组可作为一般的数据缓冲器使用。
基 本 组 成
图2-3 8051内部数据寄存器配置图
位寻址区(20H～2FH) 内部RAM的20H～2FH单元为位寻址区 ，这16个单元 (共计128位)的每一位都有一个8位表示的位地址，位寻址 范围为00H～7FH。位寻址区的每一个单元既可作为一般 RAM单元使用，进行字节操作，也可以对单元中的每一 位进行位操作。
第2章MCS-51单片机的硬件结构
图2-10 可位寻址的SFR的位地址分布
表2-2
表 2-2 特殊功能 寄存器 B A PSW IP P3 IE P2 SBUF SCON P1 特 殊 功 能 寄 存 器 SFR 功能名称 通用寄存器 累加器 程序状态寄存器 中断优先级控制寄存器 P3 口数据寄存器 中断允许控制寄存器 P2 口数据寄存器 串行口发送/接收缓冲器 串行口控制寄存器 P1 口数据寄存器 地 址 F0H E0H D0H B8H B0H A8H A0H 99H 98H 90H 复位后初态 00H 00H 00H XXX00000B FFH 0XX00000B FFH 不定 00H FFH
图2-5
图2-6
2.2.2 MCS-51单片机存储器 MCS-5l单片机的存储器结构如图2-7所示。
图2-7
一、程序存储器 二、内部数据存储器 内部数据存储器在物理上分为两个不同区域
图2-8为内部RAM的功能结构。
图2-9是MCS-51位寻址空间的位地址分布图
图2-8
图2-9 MCS-51内部RAM位寻址区位地址分布
MCS-51单片机的外部结构框图如图2.1所示
2.1.1 电源及时钟引脚
包括电源引脚VCC、VSS、时钟引脚XTAL1、 XTAL2。 2.1.2 控制引脚 包括RESET(即RST)、ALE、PSEN、EA。 2.1.3 输入/输出引脚 输入、输出(I/0)口引脚包括P0口、P1口、P2 口和P3口。
图2-1 MCS-51单片机的外部结构框图
2.2 MCS-51单片机的内部结构
MCS-51单片机的内部结构框图如图2-2所示。 2.2.1 MCS-51单片机微处理器(CPU) 一、运算器 二、定时控制逻辑 1、时钟电路和CPU时序 MCS-51的时钟可以由内部方式或外部方式产生。
第2章 MCS-51单片机结构与时序_110905
2.3.1 运算部件及专用寄存器组 2.3.2 控制部件及振荡器 2.3.3 单片机工作的基本时序
2.3.1 运算部件及专用寄存器组
运算部件以算术逻辑单元ALU为核心，包括一个位处理器和 两个8位暂存寄存器（不对外开放），它能实现数据的算术运 算、逻辑运算、位变量处理和数据传输操作。 累加器ACC 寄存器B 专用寄存器组 程序状态字PSW 程序计数器PC 堆栈指针SP 数据指针寄存器DPTR
锁 存 器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
地 址 总 线 (AB)
数 据 总 线 (DB)
VCC VSS
ห้องสมุดไป่ตู้(a)
(b)
MCS-51系列单片机引脚及总线结构
2.3 微 处 理 器
Program State Word
accumulator
ALU －－Arithmetic and Logic Unit
图2.1 MCS-51单片机内部结构框图
1．算术逻辑单元ALU与累加器ACC、寄存器B
算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加 1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进 行逻辑"与"、"或"、"异或"、循环移位、求补、清零等逻辑运 算，并具有数据传输、程序转移等功能。 累加器(ACC，简称累加器A，地址E0H)为一个8位寄存器， 它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的 操作数多来自于A，运算结果也常送回A保存。 寄存器B（地址F0H ）是为ALU进行乘除法运算而设置的。 若不作乘除运算时，则可作为通用寄存器使用。
2.3.1 运算部件及专用寄存器组
运算部件以算术逻辑单元ALU为核心，包括一个位处理器和 两个8位暂存寄存器（不对外开放），它能实现数据的算术运 算、逻辑运算、位变量处理和数据传输操作。 累加器ACC 寄存器B 专用寄存器组 程序状态字PSW 程序计数器PC 堆栈指针SP 数据指针寄存器DPTR
锁 存 器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
地 址 总 线 (AB)
数 据 总 线 (DB)
VCC VSS
ห้องสมุดไป่ตู้(a)
(b)
MCS-51系列单片机引脚及总线结构
2.3 微 处 理 器
Program State Word
accumulator
ALU －－Arithmetic and Logic Unit
图2.1 MCS-51单片机内部结构框图
1．算术逻辑单元ALU与累加器ACC、寄存器B
算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加 1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进 行逻辑"与"、"或"、"异或"、循环移位、求补、清零等逻辑运 算，并具有数据传输、程序转移等功能。 累加器(ACC，简称累加器A，地址E0H)为一个8位寄存器， 它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的 操作数多来自于A，运算结果也常送回A保存。 寄存器B（地址F0H ）是为ALU进行乘除法运算而设置的。 若不作乘除运算时，则可作为通用寄存器使用。
第2章MCS--51系列单片机的结构及原理
（3）软件标志FO（PSW.5）：这是可由用户定义的一个 状态标志，可由用户置位或复位。F1的定义与F0相同。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。
第2章 MCS-51单片机的内部结构
P3.4 T0 P3.3 INT1 外部中断1请求 外部中断 请求 计数器0外部输入 计数器 外部输入
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
表1
· CY，进位标志位 · AC，辅助进位标志位 · FO，用户定义标志位 · RS1、RS0，工作寄存器组选择位 · OV，溢出标志位 · P，奇偶标志位
RS1RS0 寄存器组 地址 0 0 0组 00~07H 0 1 1组 08~0FH 1 0 2组 10~17H 1 1 3组 18~1FH
单片机是如何 自动执行程序的？ 这其中有一个重要 的硬件设置——程 序计数器PC。PC 是一个能自动加1 的寄存器，它存放 着程序执行的当前 地址，即由它指示 程序执行的位置。
二、片内数据存储器空间
1.内部RAM
89S51芯片内部含有128B的 RAM，其地址为00H~7FH。按用途 可分为三个部分：工作寄存器区、 位寻址区和一般RAM区。
位序 位符号 D7 D6 D5 D4 D3 D2 D1 PD D0 IDL
其中，PD为掉电方式位，IDL为空闲方式位，高电平有效。
一、空闲方式
在空闲方式下，芯片的振荡器仍然工作，中断系统、串行 接口和定时/计数器电路由时钟驱动工作。但时钟不送到CPU 处，即CPU处于空闲状态，与CPU有关的SP、PC、PSW、ACC 的状态以及全部通用寄存器的内容均保持不变，I/O引脚保持以 前状态。 退出空闲状态有两种方式，一种是中断退出，一种是按键 复位退出。
工作寄存器区的作用是用于存放操作数以及指令 执行的中间结果。CPU任意时刻只能用一组通用寄存 器，并称之为当前寄存器组。单片机复位时系统默认 第0组寄存器为当前工作寄存器，但CPU可以通过对程 序状态字PSW中的RS1和RS0两个位状态的设置，来决 定使用哪一组寄存器。 位寻址的16个单元中的每一个位都有一个位地址， 都可以对其任意进行单独操作（位寻址）。 一般把堆栈设置在一般RAM区中。
89S51片内有4 KB ROM，片外还可以扩展64 KB ROM。片内4 KB ROM和片外低4 KB ROM地址重复， 分配的地址空间为0000H~0FFFH。由EA引脚输入的信 号决定是使用片内ROM还是片外ROM。当EA =1，使用 的是片内ROM；当EA=0，使用的是片外ROM。地址空 间为1000H~FFFFH对应的是60 KB片外程序存储器。 8031的 EA 引脚必须接地。（89S51芯片）
单片机要保证同步的工作方式必须要在统一的时钟 信号控制下严格的按照时序进行工作。而时序则由振 荡器和时钟电路产生。
1.振荡器和时钟电路
自激振荡电路如右图所示。 其中C1和C2起频率微调作用，外 接石英晶体时选30PF左右，外接 陶瓷谐振器时选40PF左右。晶体 的振荡频率决定时钟电路的振荡 频率，其频率范围一般在1.2～ 12MHZ之间，常用6MHZ和 12MHZ。
2.特殊功能寄存器（SFR）
典型的MCS-51单片机共有21个特殊功能寄存器（SFR），分 散地分布在80H～0FFH地址空间内。下面是五种常用的特殊功 能寄存器。 1．累加器ACC 8位累加器主要完成数据的算术和逻辑运算,也可以存放数据 或中间结果,是最常用的特殊功能寄存器。它也是一个可位寻址 的寄存器。 2．B寄存器 8位B寄存器主要用于乘、除法运算，与累加器配对使用。在 乘法指令中，在乘法指令中,被乘数取自A,乘数取自B,结果存放 于寄存器对BA中。在除法指令中,被除数取自A,除数取自B,结果 商存放于A,余数存放于B。此外,B寄存器也可作为一般的寄存器 使用。 3．程序状态字寄存器PSW 用来反映指令执行后的状态。 PSW中各位的定义见表 1
一、程序存储器空间
程序存储器可寻址的地址空间为64K字节，它包 括片内ROM和片外ROM。MCS-51系列单片机中，有的 芯片有片内程序存储器（如89S51），有的芯片内没 有程序存储器（如8031）。无论片内ROM的容量为 多少，片外都可以再扩展64KB的ROM。 如何分配这些地址空间？下面以89S51为例介绍。
3.I/O引脚 P0.0～ P0.7:P0口8位双向口线。第一功能为基本输入/ 输出,第 二功能是在系统扩展时提供数据总线和作为低8位地址总线。 P1.0～ P1.7:P1口8位双向口线,用于完成8位数据的并行输入/ 输出。 P2.0～ P2.7:P2口8位双向口线。第一功能为基本输入/输出,第 二功能是在系统扩展时作为高8位地址总线使用。 P3.0～ P3.7:P3口8位双向口线。它是一个双功能口,即P3口的 每一条口线都具有第二功能，其功能见表2.1。 4.控制引脚 ALE / PROG :地址锁存控制/片内EPROM 编程脉冲输入信号。 RST/VPD:复位信号/备用电源输入。 EA / Vpp:访问外部程序存储器控制信号/片内EPROM 编程电 源输入。 PSEN :外部程序存储器选通信号。
89S51芯片的内部结构框图如下图所示。
主要用于完成数 据的并行输入和 输出。
实现单片 机与其他 设备之间 的串行数 据传递。
二、芯片引脚功能
89S51的DIP（双列直插）封装芯片共有40个引脚，采用引脚 复用技术。 各引脚功能： 1.工作电源引脚 Vcc 端:接电源。 Vss 端:接地。 工作电压范围：4.0~5.5V。 2.晶振引脚 XTAL1:芯片内部振荡电路输入端。 XTAL2:芯片内部振荡电路输出端。 当外接晶振时,XTAL1和XTAL2 各接晶振的一端。
时序单位关系图如图所示
二、单片机系统的复位
复位是单片机进入工作状态的初始化操作。另外,当程序 运行错误或由错误操作而使单片机进入死锁状态时,也可通过 复位进行重新启动。
1.复位电路
MCS-51单片机的复位方式有上电自动复位和按键手动复位 两种。按键手动复位又分为按键电平复位和按键脉冲复位两 种。
上电自动复位
通过选择适当的C和R的值，就 能使RST引脚上的高电平保持 两个机器周期以上，实现上电 的同时，完成复位的操作。
按键电平复位
通过RST经电阻 与电源相连接来 实现按键复位 。
按键脉冲复位
利用RC微分电 路产生的正脉冲 来实现按键复位。
2.复位状态
单片机复位操作的主要作用是使PC值为0000H,这样单 片机将从0000H单元开始执行程序。另外还会影响其他某些 专用寄存器,它们的状态见表。
任务演示
任务T2—用89S51单片机来实现彩灯控制 。 见动画十——彩灯控制
2.5 MCS－51的典型时序
CPU的典型时序如下图所示
2.6 89S51芯片的节电方式
MCS-51系列单片机采用了两种半导体工艺生产，一种是 HMOS工艺，另一种是CHMOS工艺。 89S51属于CHMOS型单 片机芯片。 CHMOS芯片的低功耗主要表现为有两种节电方式：空闲方 式（Idle Mode）和掉电方式（Power-down Mode）。这两种工 作方式由电源控制寄存器PCON中的相关位来控制的。PCON寄 存器的格式如下：
4．堆栈指针寄存器SP
堆栈是设置在片内RAM中的一段存储区域，它的存储顺 序为先进后出。就好象一个用水桶存放碟子一样，先放进去的 碟子在下面，后放进去的碟子压在上面。当取碟子时，先取上 面后放入的碟子，再取下面先放入的碟子。 SP是用来指示栈顶 位置的寄存器。 堆栈有两种操作：进栈和出栈。进栈操作后,SP的值自动加 1,表明堆栈顶部的位置向上移；出栈操作后,SP的值自动减1,表 明堆栈顶部的位置向下移。 5．数据指针寄存器DPTR DPTR是一个16位特殊功能寄存器，可作为两个8位寄存器 使用，写作DPH—高8位，DPL—低8位。 在系统扩展中,DPTR作为片外程序存储器和数据存储器的 地址指针,指示要访问的存储器单元地址。
二、掉电方式
在掉电方式下振荡器停止工作，只有片内RAM和特殊功能 寄存器保持原有数值，其它部件都停止工作，此时VCC可降为 2V，功耗降到最低程度。 退出掉电方式可以用硬件复位退出，也可以由外部中 （ INT1）退出。 INT0 、
测试与练习二
（1）89S51单片机DIP封装的芯片有 个引脚，其中电源引脚是 和 ，正常的工作电压是 V。 （2）89S51单片机四个I/O口有哪些功能？ （3）单片机复位后，下面 信息不发生改变？ （A）程序存储器 （B）P0口引脚 （C）累加器ACC （D） 片内数据存储器
第2章 MCS-51系列单片机的系统结构
2.1 2.2 2.3 2.4 2.5 2.6 内部结构与引脚功能 并行I/O口 存储器的组织结构 MCS-51时钟电路与复位电路 MCS－51的典型时序 89S51芯片的节电方式
2.1 内部结构与引脚功能
一、89S51单片机的内部结构
1．内部结构框图
主要用于存放程序、 常数和表格（1 KB=1024 B） 用于定时 或计数 主要用于存放可随机 读写的数据，一般是 运算的中间结果。
表2.1
2.2 并行I/O口
见动画三并行I/O口结构及工作过程。
2.3 存储器的组织结构
MCS - 51 系列单片机系统中有五种存储器,它们分别是片内 RAM、片外RAM、片内ROM、片外ROM 和片内特殊功能寄存 器(SFR)。将这5种存储器编排在3个地址空间,即程序存储器空 间、片内数据存储器空间、片外数据存储器空间。不同的存储 空间访问使用不同的指令，因此不会引起访问空间错误。存储 器空间分配情况如下图所示。
单片机还可以采用外部时钟信号方式，如下图所示。
这种方式主要用于解决多单念
时序是指各种信号的时间序列,它表明了指令执行中各种信 号之间的相互关系。 MCS-51时序的基本定时单位共有四个。它们从小到大分别 是： · 时钟振荡周期：由振荡电路产生的振荡脉冲的周期，又称 为拍节。 · S状态周期：是时钟震荡周期的二倍宽。 · 机器周期：MCS-51单片机有固定的机器周期，一个机器周 期是时钟周期的12倍宽，是执行指令的单位周期。 · 指令周期：执行一条指令所需要的时间。
三、片外数据存储器空间
片外数据存储器扩展的最大容量为64 KB，地址范 围0000H~FFFFH。它由数据指针寄存器DPTR寻址。这 块空间虽然称为片外数据存储器空间，但它既可以用 来扩展数据存储器，又可以扩展I/O接口电路，相关知 识见第5章。