FPGA实验报告
FPGA实习报告
FPGA实习报告一、实习概况本次实习我进入了一家高科技公司，参与了FPGA（Field-Programmable Gate Array，现场可编程门阵列）相关的项目。
通过与团队成员合作，我了解了FPGA的基本知识和应用，并在项目中完成了一些任务。
在这次实习中，我学到了很多东西，也发现了自己的不足之处。
二、FPGA介绍FPGA是一种可编程逻辑器件，与ASIC（Application Specific Integrated Circuit，专用集成电路）相比，FPGA具有灵活性高、开发周期短等优点。
它可以根据需要进行编程，实现各种逻辑功能。
由于其广泛应用于通信、计算机、医疗等领域，我对FPGA技术充满了兴趣。
三、项目任务在本次实习中，我主要参与了一个数字信号处理项目。
具体任务如下：1. 学习FPGA编程语言：我首先学习了FPGA的编程语言，包括VHDL （VHSIC Hardware Description Language）和Verilog HDL（Hardware Description Language）。
这两种语言可以用于描述硬件电路，并在FPGA上实现。
3.进行性能优化：为了提高数字滤波器的性能，我进行了一系列优化工作。
首先，我对代码进行了优化，减少了资源占用和功耗。
同时，我对硬件设计进行了优化，使用并行计算等技术提高了滤波器的运算速度。
四、实习心得1.学到了很多知识：通过这次实习，我学到了很多关于FPGA的知识，包括编程语言、硬件设计、性能优化等方面。
这些知识对于我今后的学习和工作都有很大的帮助。
2.提高了动手能力：在项目中，我需要从零开始设计和实现一个数字滤波器。
通过不断的尝试和实践，我提高了自己的动手能力和解决问题的能力。
3.感受到了团队合作的重要性：在项目中，我和团队成员密切合作，共同解决了很多技术难题。
这让我意识到团队合作的重要性，团队的力量会比个人更加强大。
4.发现了自己的不足之处：在实习中，我发现了自己在硬件设计和性能优化方面的不足之处。
fpga 实验报告
fpga 实验报告FPGA实验报告引言：FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，广泛应用于数字电路设计和嵌入式系统开发中。
本实验报告旨在介绍FPGA的基本原理、应用领域以及实验过程和结果。
一、FPGA的基本原理FPGA由可编程逻辑单元（PLU）和可编程互连资源（ICR）组成。
PLU是FPGA 的核心，由逻辑门、寄存器和查找表等组成，通过编程可以实现不同的功能。
ICR用于连接PLU之间的信号线，实现不同模块之间的通信。
FPGA的可编程性使其具有灵活性和可重构性，适用于多种应用场景。
二、FPGA的应用领域1. 数字电路设计：FPGA可以实现各种数字电路，如逻辑门、加法器、乘法器等。
其可重构性使得电路设计师可以在硬件开发过程中进行快速迭代和调试，提高开发效率。
2. 通信系统：FPGA广泛应用于通信系统中的信号处理和协议转换等功能。
通过编程实现不同的通信协议，提高系统的兼容性和灵活性。
3. 图像处理：FPGA在图像处理领域有着广泛的应用。
通过并行计算的能力，可以实现实时图像处理和图像增强等功能，提高处理速度和效果。
4. 汽车电子：FPGA在汽车电子领域的应用越来越广泛。
例如，用于驾驶辅助系统、车载娱乐系统和车身控制等方面，提高汽车的安全性和性能。
三、实验过程和结果本次实验旨在设计一个简单的数字电路，并在FPGA上实现。
首先，我们使用HDL（Hardware Description Language）编写了一个4位二进制加法器的逻辑电路描述。
然后，使用FPGA开发工具将逻辑电路描述烧录到FPGA芯片中。
在实际操作中，我们按照实验指导书的步骤进行了硬件连线和编程配置。
通过FPGA开发工具提供的仿真功能，我们验证了逻辑电路的正确性。
在实际测试中，我们输入了两个4位的二进制数，并观察了输出结果。
实验结果表明，FPGA成功实现了4位二进制加法器的功能。
四、实验总结通过本次实验，我们深入了解了FPGA的基本原理和应用领域。
北邮fpga实验报告
北邮fpga实验报告北邮FPGA实验报告一、引言在当今信息技术高速发展的时代，FPGA（Field Programmable Gate Array）作为一种可编程逻辑器件，具有灵活性强、硬件可重构等特点，被广泛应用于数字电路设计、嵌入式系统等领域。
本文将对北邮FPGA实验进行报告，介绍实验的目的、实验的内容以及实验的结果与分析。
二、实验目的本次实验的目的是让学生了解FPGA的基本概念、原理和应用，并通过实际操作，掌握FPGA的开发流程和设计方法。
通过实验，学生可以深入理解数字电路的设计与实现，培养创新思维和解决问题的能力。
三、实验内容本次实验主要分为以下几个部分：1. FPGA的基本概念与原理在实验开始之前，我们首先对FPGA的基本概念和原理进行了介绍。
FPGA是一种可编程逻辑器件，由大量的逻辑单元和可编程连线组成，可以根据用户的需求进行编程和配置，实现不同的功能。
2. FPGA开发环境的搭建为了进行FPGA的开发，我们需要搭建相应的开发环境。
首先，我们安装了FPGA开发软件，并进行了相应的配置。
然后，我们连接了FPGA开发板，确保开发板与计算机的通信正常。
3. FPGA的设计与实现在FPGA的开发环境搭建完成后，我们开始进行具体的设计与实现。
我们选择了一个简单的数字电路设计作为实验的示例，通过FPGA的编程和配置，将其实现在FPGA开发板上。
在实验过程中，我们学习了Verilog语言的基本语法和设计方法，并将其应用于实际的设计中。
4. FPGA实验结果与分析在完成FPGA的设计与实现后，我们对实验结果进行了验证和分析。
通过观察实验板上的LED灯和数码管的显示情况，我们可以判断设计是否成功。
同时，我们还使用示波器对输出信号进行了测量和分析，验证了设计的正确性和稳定性。
四、实验结果与讨论通过实验，我们成功地将数字电路设计实现在FPGA开发板上，并验证了设计的正确性。
实验结果表明，FPGA具有较高的灵活性和可重构性，能够满足不同应用场景的需求。
FPGA实训报告
1.FPGA硬件系统设计1.1 功能要求利用所给器件：一个8位拨码开关（见图1-1），排针40×1，芯片DAC0832×1,芯片LM358×1，一个电位器构成硬件电路，实现与FPGA相连，输出正弦波，三角波，锯齿波，方波。
（图1-1）1.2FPGA硬件系统组成（见图1-2）（图1-2）FPGA框架结构由三部分组成：可编程输入/输出模块I/OB (I/O Block)——I/OB：位于芯片内部四周，主要由逻辑门、触发器和控制单元组成。
在内部逻辑阵列与外部芯片封装引脚之间提供一个可编程接口。
可配置逻辑模块CLB (Configurable Logic Block)——CLB：是FPGA的核心阵列，用于构造用户指定的逻辑功能，不同生产厂商的FPGA 器件其不同之处主要在核心阵列。
每个CLB 主要由查找表LUT （Look Up Table ）、触发器、数据选择器和控制单元组成。
可编程内部连线PI (Programmable Interconnect) ——PI ：位于CLB 之间，用于传递信息。
编程后形成连线网络，提供CLB 之间、CLB 与I/OB 之间的连线。
1.3 FPGA 最小系统简介（见图1-3）（图1-3）1.3.1 FPGA 最小系统板（见图1-4）（图1-4）1.3.2 下载接口Alter 提供常用的编程连接电缆有4种： （1）Byte Blaster 配置电缆 （2）Byte Blaster MV 配置电缆（3）Master Blaster/USB 配置电缆（USB – Blaster ） （4）Bit Blaster 配置电缆计算机接口JTAG 接口FPGA / CPLD 芯片晶振复位电源输入接口输出接口下载电缆AS 接口串口连接时编程电缆选择：可以选择Bit Blaster或Master Blaster配置电缆；并口连接时编程电缆选择：可以选择Byte Blaster或Byte Blaster MV配置电缆；USB连接时编程电缆选择：选择Master Blaster配置电缆。
fpga实验报告
fpga实验报告FPGA实验报告引言随着科技的发展和计算机应用的广泛应用，人们对于计算机硬件的需求也越来越高。
在这个背景下，FPGA（Field Programmable Gate Array）作为一种可编程逻辑器件，被广泛应用于数字电路设计和嵌入式系统开发。
本篇文章将就FPGA的基本原理、实验设计和实验结果进行探讨。
一、FPGA的基本原理FPGA是一种可编程逻辑器件，它由一系列可编程逻辑单元（PLU）和可编程互连资源（PIM）组成。
PLU可以根据用户的需求进行编程，实现不同的逻辑功能。
PIM则用于连接不同的PLU，构成用户所需的电路结构。
FPGA的可编程性使得它能够根据不同的应用需求进行灵活的配置和重构，具有很高的可扩展性和适应性。
二、FPGA实验设计在FPGA实验设计中，我们通常需要进行电路设计、编程和仿真等步骤。
1. 电路设计FPGA实验中的电路设计是实验的核心环节。
我们需要根据实验要求，设计出符合要求的逻辑电路。
在设计过程中，我们可以使用硬件描述语言（HDL）如Verilog或VHDL来描述电路结构和功能。
通过对电路进行分析和优化，我们可以得到满足实验要求的电路设计。
2. 编程在电路设计完成后，我们需要将电路设计转化为FPGA可识别的编程文件。
这一步骤通常使用专门的软件工具来完成，如Xilinx ISE或Quartus II。
通过这些软件工具，我们可以将电路设计转化为FPGA可执行的bit文件。
3. 仿真在将编程文件下载到FPGA之前，我们通常需要进行仿真验证。
通过仿真，我们可以验证电路设计的正确性和性能。
仿真可以帮助我们发现潜在的问题和错误，从而提前解决，确保实验的顺利进行。
三、FPGA实验结果在实验过程中，我们通过将编程文件下载到FPGA上，使其实现我们设计的逻辑电路。
通过实验，我们可以获得电路的输出结果，并对其进行验证和分析。
1. 输出验证通过与设计预期结果进行比对，我们可以验证电路的输出是否符合预期。
FPGA实验报告
FPGA实验报告一、实验目的本次FPGA实验目的是通过使用FPGA开发板，了解FPGA的基本原理和应用，培养学生对数字电路设计的基本能力。
二、实验原理FPGA（Field-Programmable Gate Array）是一种可编程逻辑芯片，通过在芯片中加入多个查找表、可编程互连和触发器等基本模块，使得用户可以根据实际需求程序设计芯片的逻辑功能和互连关系。
FPGA的主要优点是能快速更新设计并且重配置灵活，而且速度快、功耗低。
本次实验我们使用的FPGA开发板是Xilinx Spartan-6系列，采用的开发环境是Xilinx ISE Design Suite。
三、实验内容1.实验用到的器件及端口我们使用的FPGA开发板上有多个输入输出端口，如LED灯、开关、按键等。
其中LED灯作为输出端口，开关和按键作为输入端口。
实验中，我们通过控制开关的状态，来控制LED灯的亮与灭。
2.设计电路我们的实验电路主要由一个FPGA芯片、多个LED灯、多个开关和按键等组成。
具体设计如下：（插入电路图）3.编写代码我们使用Verilog语言来描述逻辑电路的功能，并将其编写成代码。
代码示例如下：module led_controllerinput wire CLK,input wire [3:0] SWITCH,output reg [7:0] LEDcase(SWITCH)endcaseendendmodule4.烧录代码通过Xilinx ISE Design Suite的工具链，将上述代码综合、实现、生成比特文件。
然后通过JTAG接口将比特文件烧录到FPGA芯片中。
5.实验结果实验结果是通过观察LED灯的亮灭情况来验证代码的正确性。
根据开关的不同状态，LED灯的亮灭也不同。
四、实验总结通过本次实验，我们深入了解了FPGA的基本原理和应用，并且使用了Xilinx Spartan-6系列的开发板完成了LED控制的实验。
通过观察LED灯的亮灭情况，验证了我们编写的代码的正确性。
fpga实训报告
fpga实训报告日期：XXXX年XX月XX日摘要：本报告旨在总结并展示我参加的FPGA实训项目的工作成果和经验。
报告主要分为以下几个部分：项目背景与目标、项目设计与实现、测试与调试、结果与分析以及结论与展望。
一、项目背景与目标在现代电子技术领域中，Field-Programmable Gate Array（FPGA）的应用越来越广泛。
因此，为了增强我对FPGA原理和应用的理解，我参加了一项FPGA实训项目。
该项目的主要目标是让参与者通过实际操作来学习FPGA的设计、开发和调试。
二、项目设计与实现2.1 硬件设计在项目开始之前，我首先进行了相关资料的研究，并理解了FPGA的基本原理和内部结构。
之后，我根据项目要求，设计了一个简单的数字系统，包括输入模块、处理模块和输出模块。
我按照设计要求，选用了适合的FPGA开发板，并完成了硬件电路的连接。
2.2 软件实现在硬件设计完成后，我使用了常见的设计工具，如Vivado和Quartus等，编写了相应的代码并进行了逻辑综合与布局布线。
我确保了设计的正确性和可执行性，并对设计进行了仿真与优化。
三、测试与调试为了确保设计的正确性和稳定性，我对硬件电路进行了全面的测试与调试。
我使用了不同的输入数据集对系统进行测试，并观察了输出结果。
根据测试结果，我及时进行了一些修正和优化。
四、结果与分析通过对实验结果的观察和分析，我发现设计的数字系统在各种条件下都能正常工作，并且其性能表现符合设计要求。
项目的目标得到了很好地实现。
五、结论与展望本次FPGA实训项目使我对FPGA的理论知识有了更深入的理解，并提高了我的实践能力。
在未来，我希望能够进一步学习和应用FPGA 技术，探索更多的应用领域，并且将这些知识和经验应用到实际项目中。
总结：通过本次FPGA实训项目，我不仅加深了对FPGA原理的理解，还提高了硬件设计和软件开发的能力。
通过设计、实现、测试和调试一个完整的数字系统，我逐渐掌握了FPGA的开发流程和技巧。
fpga实训报告
fpga实训报告本报告旨在总结和分享我在FPGA实训课程中的学习和实践经验。
我将介绍我在实训过程中所遇到的挑战、学到的知识以及对未来发展的展望。
1. 概述FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，具有灵活性和可重构性，广泛应用于嵌入式系统、数字电路设计和计算机硬件加速等领域。
在本次实训中，我们团队学习了FPGA的基本原理和使用方法，并基于Verilog语言开发了几个具体的项目。
2. 实训内容2.1 FPGA基础知识我们首先学习了FPGA的基础知识，包括FPGA的结构和工作原理、FPGA开发流程、Verilog语言基础等。
通过理论学习和实际操作，我们对FPGA的内部结构和原理有了更深入的了解。
2.2 FPGA开发工具在实训中，我们使用了主流的FPGA开发工具。
通过熟练掌握这些工具的使用，我们能够进行FPGA的设计、仿真和下载等操作，为后续的实验项目做好准备。
2.3 FPGA实验项目在实训过程中，我们完成了多个FPGA实验项目，包括数字逻辑电路设计、时序电路设计、数码管显示、LED闪烁、有限状态机设计等。
通过这些项目，我们将理论知识应用到实际场景中，提高了自己的设计能力和实践能力。
3. 实训经验和收获3.1 团队合作在实训中，我们组成了小组合作完成各项实验项目。
通过合作，我们不仅学会了协作和沟通，还互相帮助解决问题，提高了团队凝聚力和协作能力。
3.2 动手实践FPGA实训的一个重要特点是强调实践操作。
通过大量的实验练习，我们不仅掌握了基本的FPGA开发技能，还了解了FPGA在各个领域中的广泛应用，并在实践中提高了自己的问题解决能力。
3.3 创新思维在一些项目中，我们需要设计和实现独特的功能，这要求我们发挥创新思维，灵活运用所学知识。
通过这个过程，我们培养了创新意识和解决实际问题的能力。
4. 未来展望通过FPGA实训的学习和实践，我对FPGA的应用和发展前景有了更深入的认识和理解。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
南京理工大学泰州科技学院FPGA系统设计实验报告教材名称：FPGA系统设计与应用开发指导教师：周莉莉实验室：4401学院（系）：电子电气工程学院专业班级：10电信（1）班姓名：周根生朱守超学号：1002040149 1002040150实验学期：2013-2014学年第一学期总评成绩：教师签字：南京理工大学泰州科技学院FPGA系统设计实验报告目录实验一Max+plusII原理图设计输入 (1)实验二简单逻辑电路设计与仿真 (6)实验三组合逻辑电路设计（一） (11)实验四组合逻辑电路设计（二） (16)实验五有限状态机的设计 (26)实验六数字频率计 (32)南京理工大学泰州科技学院FPGA系统设计实验报告课程： FPGA系统设计班级：10电信1班姓名：周根生朱守超学号：10020401491002040150指导教师：周莉莉实验日期：实验题目：Max+plusII原理图设计输入成绩：一、设计任务采用原理图设计输入法，设计一个具有四舍五入功能的电路，其输入为4位二进制数，要求输入大于或等于0101时，电路输出为高电平，小于0101时电路输出为低电平。
二、设计过程根据设计要求列出四舍五入的真值表，如图1.1所示。
图1.1 四舍五入真值表由图1.1可得化简的表达式为OUT=A+BD+BC,由逻辑表达式可知，要设计的电路图有四个输入端（A,B,C,D）和一个输出端OUT,整个电路由两个2输入端的与门和一个3输入的或门组成。
启动MAX+plusII，新建Graphic Editor file文件，后缀为.gdf。
在编辑界面空白处双击左键，出现输入元件对话框如图1.2所示，在Symbol Name栏中直接输入元件的符号名OK，输入端（input）,输出端（output）,连接电路如图1.3所示。
图1.2 操作图1.3 原理图芯片型号选择单击Assign，选择Device，如图1.4所示。
图1.4 型号引脚命名双击PIN_NAME,使其变黑后输入引脚名，并保存文件然后编译，如图1.5所示。
图1.5 编译编译后，进行波形仿真如图1.6所示，在空白处右键，添加Enter Node from SNF,图1.7所示。
图1.6 新建波形图图1.7 步骤波形列出如图1.8所示，然后进行编译无误后可以修改引脚。
图1.8 波形图修改引脚如图所示图1.9所示。
图1.9 引脚图分配修改引脚后将接线联入到试验箱，进行下载仿真。
当拨动开关为0100时，输出的为灭即为0，但是当拨动到0101时，输出为亮即为1符合四舍五入的程序。
三、总结这个实验锻炼了我们对电路测试的动手能力。
对四舍五入电路测试时可以用四个拨码开关设置输入数据，输出端接发光二极管，若输出为高电平时发光二极管亮，则输出为低电平时发光二极管不亮，只要输入小于5，输出为低电平，大于等于5时输出为高电平。
则这个设计是合理的。
南京理工大学泰州科技学院FPGA系统设计实验报告课程：FPGA系统设计班级：10电信1班姓名：周根生朱守超学号：10020401491002040150指导教师：周莉莉实验日期：实验题目：简单逻辑电路设计与仿真成绩：一、设计任务1、学习并掌握MAX+PLUSⅡCPLD开发系统的基本操作。
2、学习在MAX+PLUSⅡ下设计简单逻辑电路与功能仿真方法。
分别用行为描述方式、数据流描述方式、结构化描述方式设计一位二进制的半加器。
二、设计过程一位二进制加法计数器设计与仿真1、开机，进入MAX+PLUSⅡ开发系统。
2、在工具条中选择新建文件，弹出NEW界面，在该界面中选择Text Edit File项，然后点击OK，进入文本编辑状态。
然后点击工具条中的保存按钮，在弹出的Save As 界面中选择后缀.VHD,并为当前的实验选择恰当的路径并创建项目名称。
3、编辑输入相应的程序代码。
4、在File菜单中选Project项，选择其中的Set Project to Current File，将项目设置为当前文件。
然后保存当前文件。
5、选择器件。
点击Assign 菜单的Device项，在弹出的Device界面中选择ACEX1K系列的EP1K10TC100-3。
注意界面中的Show Only Fastest Speed Grades 不要选中，否则显示不出该器件。
6、点击MAX+PlusII菜单下的Compiler进行编译，然后点击START按钮开始编译。
对编译的结果进行观察，如果出现错误或告警，检查输入的源代码排除语法错误并重新编译，重复此过程直到编译通过。
7、点击MAX+PLUSⅡ菜单下的Waveform Editor 子菜单出现Waveform Editor窗口。
点击鼠标右键，选择Enter Nodes From SNF子菜单,在Enter Nodes From SNF对话框中点击List 按钮、“=>”按钮和Ok按钮，填入电路节点名称。
8、在时钟输入端CLK处设置好方波脉冲，点击MAX+PLUSⅡ菜单下的Simulater子菜单，进行波形仿真以验证电路的逻辑功能。
9、硬件下载操作。
（按任务要求以及设计步骤写出程序代码或原理图、管脚分配情况、电路生成符号、仿真波形图等，以上步骤需要配图说明；说明下载到硬件实验箱中调试情况）（1）编写程序行为描述方式如图2.1所示。
图2.1行为描述法波形图如图2.2所示图2.2波形图修改管脚如图所示图2.3所示。
图2.3改管脚（2）编写程序数据流描述方式如图2.4所示。
图2.4数据流描述方式其波形图如图2.5所示。
图2.5波形图更改管脚如图2.6所示。
图2.6改管脚（3）结构化描述方式如图2.7所示。
And-gateXor-gate图2.7结构化描述其波形图如图2.8所示。
图2.8波形图其引脚修改如图2.9所示。
图2.9改引脚其电路生成符号为如图2.10所示。
图2.10电路生成符号通过将程序下载到实验箱上时我们可以将其连接到拨码开关中，将a，b，s，c连入对应的开关可以看到，当拨码为ab00时cs为00灭，ab01时cs为01，ab10时cs为01,ab为11是cs为10。
三、总结这个实验锻炼了我们编程和实际动手能力。
行为描述设计目标行为抽象程度高，程序编写简单，适用于大型的，复杂的模块型的设计项目。
数据流方式电路中的逻辑关系明了，适用于小型电路的设计项目。
结构化描述方式电路结构尤其是模块化结构清楚，可以用于模块化层次化设计中。
南京理工大学泰州科技学院FPGA系统设计实验报告课程：FPGA系统设计班级：10电信1班姓名：周根生朱守超学号：10020401491002040150指导教师：周莉莉实验日期：实验题目：组合逻辑电路设计（一）成绩：一、设计任务四舍五入判别电路1、简单信号赋值语句；2、条件信号赋值语句；自行画出真值表，求出逻辑表达式，写出对应程序，并仿真、下载验证三态门电路的实现使用IF语句完成三态门的设计。
在数字电路中，三态门电路是在普通门电路的基础上附加控制电路构成的。
顾名思义，三态门电路不但具有逻辑值0 和逻辑值1，而且还具有高阻态输出的第三种状态（或称禁止态）。
三态门主要用于可编程逻辑器件管脚的双向口设置，在后续实验中会涉及。
三态门电路的逻辑电路图3.1。
根据三态门的逻辑电路图和真值表，不难看出三态门电路的基本工作原理是：当控制端口的输入使能信号EN=‘1’，那么直接将输入端口的数据送到输出端口上；当控制端口的输入使能信号EN=‘0’，那么这时输出端口呈高阻状态。
如表3.1所示。
图3.1 三态门表3.1 三态门真值表二、设计过程如图所示其真值表为图3.2所示。
图3.2真值表用简单信号赋值语句进行描述的程序如图3.3所示。
图3.3简单信号赋值语句程序用条件信号赋值语句进行描述的程序如图3.4所示。
图3.4条件信号赋值语句程序用其进行波形仿真如图3.5所示。
图3.5波形图修改其引脚图如图3.6所示。
图3.6修改引脚图完成好后电路生成的符号如图3.7所示。
图3.7电路生成符号将其下载到实验箱上时，可以观察其变化。
当输入信号大于等于5时，输出信号为1，当输入信号小于5时，输出信号为0。
三态门电路的实现其程序如图3.8所示。
图3.8三态门程序其进行仿真可以得出其波形图如图3.9所示。
图3.9三态门波形图更改其管脚如图3.10所示。
图3.10改管脚其电路生成符号如图3.11所示图3.11电路生成符号三、总结在上面的四舍五入的两种程序中，结构体中用了条件赋值语句，虽然条件赋值语句比简单赋值语句复杂，但是条件赋值的设计过程比简单赋值简单，条件赋值中可以不列真值表，不必求逻辑方程，用行为描述方式以条件信号赋值语句来实现，使设计简单，更加明了。
南京理工大学泰州科技学院FPGA系统设计实验报告课程：FPGA系统设计班级：10电信1班姓名：周根生朱守超学号：10020401491002040150指导教师：周莉莉实验日期：实验题目：组合逻辑电路设计（二）成绩：一、设计任务1、加法计数器的实现；2、七段数码显示译码器的设计；3、数码管动态扫描电路；4、八位数码扫描显示电路的设计。
二、设计过程1.加法计数器的实现加法计数器的动作是，每次时钟脉冲信号c lk 为上升沿时，计数器会将计数值加1。
以图4.1为例，它是2bits 的计数器，所以计数值（由Q1Q0 组成），依次是0，1，2，3，0，1…，周而复始。
图4.1 二位加法计数器电路符号及相关波形步骤：1、新建一个VHDL文本文件；2、VHDL程序输入用VHDL设计一个四位十进制加法计数器，要求具有异步清零端 CLR、使能端 EN、时钟输入端 CLK、计数输出段Q[3..0]、进位输出端 C，数据类型std_logic。
实体名：counter。
3、对源程序进行语法检查和编译；4、波形仿真；其新建的程序如图下所示LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY counter ISPORT(clk,en,clr:IN STD_LOGIC;q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);c:OUT STD_LOGIC);END counter;ARCHITECTURE one OF counter ISSIGNAL QOUT:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGINPROCESS(clk,en,clr)BEGINIF(CLR='0')THENQOUT<="0000";ELSIF(clk'event and clk='1')THENIF(en='1')THENIF QOUT=9 THENQOUT<="0000";c<='1';ELSEQOUT<=QOUT+1;c<='0';END IF;END IF;END IF;END PROCESS;q<=QOUT;END ONE;其波形图如图4.2所示。