Array工艺原理及工程检查-CVD
集成电路制造技术——原理与工艺(第二版)-第6章-CVD[64页](2024版)
](https://img.taocdn.com/s3/m/b2fc93c3f424ccbff121dd36a32d7375a517c61b.png)
二、 CVD工艺原理
2.2 薄膜淀积速率及影响因素
主气流区
薄膜 衬底
δ
1.生长动力学
• 从Grove模型出发,用动力学方法分析化学
气相淀积,推导出薄膜生长速率的表达式:
Cg
Cs
1 气相扩散流密度Jg为:
J g Dg
边界层
Cs C g
hg (C g C s )
能经受淀积温度即可。
薄膜
衬底
一、 CVD概述
CVD分类
可以按照工艺特点、工艺温度、反应室压力、反应室壁温和化学反应
的激活方式等分类,通常按照工艺特点分类,有:
常压化学气相淀积(APCVD)
低压化学气相淀积(LPCVD)
按气压分类
等离子增强化学气相淀积(PECVD)
金属有机物化学气相淀积(MOCVD)
激光诱导化学气相淀积(LCVD)
微波等离子体化学气相淀积(MWCVD)
热激活
按反应激活
方式分类
一、 CVD概述
用途与特点
• CVD工艺主要用于制备SiO2、Si3N4等介质薄膜,
ploy-Si等半导体薄膜,另外,也用于制备金属
PECVD
LPCVD
化系统中常用的钨、金属硅化物等薄膜。
• CVD工艺制备的薄膜具有较好地性质,如附着
达该点的反应剂数量
二、 CVD工艺原理
2.影响台阶覆盖因素
• 气体分子到达衬底表面特殊的位置
的机制可以有三种:扩散、再发射
和表面迁移
• 影响台阶覆盖因素很多:薄膜种类、
淀积方法、反应剂系统和工艺条件
(T、P、v)
• 对具体薄膜的淀积应找出影响台阶
Array工艺设备介绍

Photo Resist
Thin Film
Glass
PR coating
Photo Resist Thin Film Glass
Exposure
Develop
涂覆前基板表面处理:清洗等
感光树脂涂覆、干燥
Clean
DB
COATER VCD
SB
TCU
Indexer
AOI
HB
感光性树酯涂覆: 1)感光树酯涂布
2) 减压干燥
Photo Resist
Coating Nozzle Glass
3)加热干燥
20
Hot Plate Hot Plate
Exposure
曝光:利用紫外光经过Mask照射到Plate上,使PR胶感光,形成特定的图案。
Canon:Mirror Scan
凹面镜 凸面镜
Exposure
利用紫外光,按照Mask图案对PR进行曝光, 以便后续显影成像
Etch 刻蚀
Dry Etch Wet Etch
利用反应气体干法刻蚀非 金属或金属
Wet Etch
Strip
Initial Clean
利用化学药液如酸湿 法刻蚀金属
利用化学药液将残留 PR胶剥离
投玻璃处对Glass进行 清洗
Al/Cu
Sputtering Chamber (SP5) Sputtering Chamber (SP4) Sputtering Chamber (SP3) Heater Chamber L/UL Chamber L/UL Position
Mo/Cu
Metal Sputter:4 Sputtering Chamber 对应大尺寸 TV产品Gate & SD膜厚增加
Array工艺设备介绍

14
GPCS (General Process Control System)
PECVD
PECVD:Plasma Enhanced Chemical Vapor Deposition
PECVD采用13.56MHZ射频电源使含有薄膜组成原子的气体电离,形成等离子体,在基板上反应,沉积薄膜。在TFT工 艺中,PECVD主要进行FGI、MULTI及PVX Film沉积。
Process Chamber
Transfer Module
P/C-2
P/C-1
T/M
高真空 P/C-3
Load Lock ATM Arm Indexer
L/L
真空大气 之间转化
大气机械手
USC
Port 1 Port 2 Port3
L/L: 连接真空和大气压的一 个Chamber。Glass进入此 Chamber以后,Valve关闭, 开始抽真空。
9
Sputter
Sputter的作用: Sputter在Array工艺中负责进行Gate, S/D 以及ITO Layer的溅射镀膜。
a-Si
SD(Source)
SD(Drain)
PVX(Passivation SiNx )
VIA Hole
ITO
GI(Gate Insulator)
n+ a-Si
Gate
Exposure
利用紫外光,按照Mask图案对PR进行曝光, 以便后续显影成像
Etch 刻蚀
Dry Etch Wet Etch
利用反应气体干法刻蚀非 金属或金属
Wet Etch
Strip
array工艺技术

array工艺技术Array技术是一种将小尺寸的芯片排列在芯片表面的工艺技术。
这种技术的出现极大地提高了芯片制造过程的效率和可靠性。
本文将介绍Array工艺技术的原理、特点以及在电子领域的应用。
Array工艺技术的原理是将多个芯片按照一定的规则排列在芯片表面,从而形成一个整体系统。
这种排列方式可以是二维的,也可以是三维的。
在二维的排列方式中,芯片被平铺在一个平面上,而在三维的排列方式中,芯片被垂直堆叠。
无论是二维还是三维,Array技术都能够大大提高芯片的集成度。
Array工艺技术的特点之一是高密度。
由于采用了多芯片排列的方式,Array工艺技术能够在有限的空间内容纳大量的芯片。
这样一来,就能够大大提高芯片的集成度,使得整个系统更为紧凑和高效。
其次,Array工艺技术具有高可靠性。
由于多个芯片被整合在一个整体系统中,即使出现了部分芯片出现问题的情况,整个系统依然能够正常运行。
这是因为Array技术通过冗余设计来解决芯片故障的问题。
当一个芯片发生故障时,系统可以自动切换到其他正常工作的芯片上,从而保证整个系统的正常运行。
Array工艺技术在电子领域有着广泛的应用。
首先是在集成电路领域的应用。
通过Array技术,可以将多个相同或不同的芯片整合在一个系统中,从而形成功能更为复杂的集成电路。
这种方式不仅提高了系统的性能,同时也节省了空间和成本。
其次是在半导体领域的应用。
由于Array技术能够将多个芯片垂直堆叠在一起,从而得到更高的存储容量和速度。
这种方式在存储器领域得到了广泛应用,成为提高存储器性能的重要手段。
此外,Array工艺技术还在传感器领域有着重要的应用。
通过将多个传感器整合在一起,可以提高传感器的灵敏度和准确性。
这种方式在人脸识别、指纹识别和生物医学领域等都得到了广泛应用。
总之,Array工艺技术是一种具有高密度和高可靠性的芯片排列方式。
通过将多个芯片整合在一起,Array技术能够提高芯片的集成度和性能,从而广泛应用于集成电路、半导体和传感器等领域。
Array工艺流程讲解-

SD 工艺
⇒ 1SD Wet Etch ⇒ 1SD Dry Etch ⇒ 2SD Wet Etch ⇒ 2SD Dry Etch ⇒ 剥离
工艺评价方式:CD、 Taper、 CD Loss、PI、MM
2W2D 工艺, B4 工艺特点
2.3 Process flow – SD Layer
SD 工艺
Array工艺SD&Active层 Etch工艺步骤
2W2D 模式 1W1D 模式
1st Wet Etch • Wet Etch设备
1st Wet Etch • Wet Etch设备
Ashing&Active Etch
• Dry Etch设备
Ashing&Active Etch
• Dry Etch设备
Channel SD层 • Wet Etch设备
Channel SD 层 • Dry Etch设备
Sputter:Mo/Al/Mo 工艺评价方法:RS
工艺评价方法:CD(W目e标t Etch 值± 1μm)、重合精度工艺评价方式:CD,Taper (Spec: ± 1μm)
光
光
2.3 Process flow – SD Layer
SD 工艺
FGI成膜 ⇒ Multi 成膜 ⇒
SD 成膜 ⇒ 涂光刻胶 ⇒ 曝光 ⇒ 显影
SDT Mask
Pre Clean FGI Dep Multi Dep Pre Clean SD Dep SDT Mask 1st Wet Etch ACT/Ashing 2nd Wet Etch N+ Etch SDT Strip
PVX Mask
PVX Dep PVX Mask PVX Etch PVX Strip
Array工艺原理及工程检查-检查

Image computer
8bit AD Converter
Mouse Joystick
Machine controller
12
检查方法概略
①取得画像
例)
对Array基板全面扫描使用 Sensor进行取像
②画像处理 (比较)
例)
重复比较相邻画素图案
③获得缺陷情报
例)
Lot No Panel No 缺陷No X座標 Y座標 Size Mode等
A to D
Max Peak1 Peak2
15
Min
D工程后象素图形
16
D工程后短路缺陷
17
TN的Array检查流程
使用设备
Array检查装置(岛津)
激光切断装置(NEC)
检查目的
检查TN型产品画素图形是否良好 测定方式是根据TFT的正负电压的变换而产生的二次电子量 进行检出 之后可以对检出的短路不良进行修复 画素短路 激光切断
20
激光切断 (短路)
检查的基本原理
高能量电子束打在TFT 基板上
Data Signal
给TFT基板加电压 入射电子
Gate Signal
二次电子从ITO上出射
测量 ITO 电极上的二次 电子信号
TFT
e
ITO
e
二次电子
Signal in normal TFT itself
非正常电压为基板上有 缺陷
Array检查概要
1
内容:
Array检查流程 检查项目及使用装置
TN的G检 TN的D检 TN的A检 TN的显影后检查
2
ARRAY 检查流程
ARRAY制程

Glass
曝光
成膜
显影 蚀刻
剥膜
TFT等效电路
Gate线(栅 线/闸线/扫 描线) G(栅电 极或闸 极) Gate 有源层
a - Si
G(栅电极或闸极)
Gate
Data线 (信号线 /数据线)
=
Cs
储存电容
S(源电极) Source
D(漏电极) Drain
S(源电极)
Source
Clc D(漏电极) Drain
+ + + --+ +
+
+- +
+
+
++
-
-
-+
-+
+
-
+ -
GIN – N+a-Si (N plus层)
G电极给入高电平时: a-Si层中负离子向下偏移,由于总电荷为0, 一次正离子向上偏移, 使N plus中的负离子向下吸附,正离子向上 吸附。因此“开关”导通
GIN - a-Si (a-Si层)
等效电路
象素电极 (ITO)
Cs
IVO Confidential
Array制作的ITO(象素电极) 与Cell采购的CF(共通电极) 之间形成液晶电容。那么,CF 的Power是如何形成的呢?
CF
ITO
共通电极 液晶 象素电极
框胶
CF中的Power是如何给的
在Cell厂内,有一个步骤为 ODF,即为贴框胶。在框胶 内,加入了导电晶球(类似 于ACF),当CF Bonding 上去时,导电晶球被压破, 使CF和Common线导通。 因此CF中的Power是由 Common线提供的。
CVD工艺原理及设备介绍

Copyright BOE Technology Group
膜厚 3500±10%Å 500±10%Å 500±15%Å 1300±20%Å 500±20%Å 2500±10%Å
使用气体
中对glass进行preheating处理后传送到processchamber由13个shelf构成并通过各shelf对温度进行控制shelf电阻14ohms1216shelf内部为铜在外表面镀nibody为不锈钢124processchamberpecvd设备processchamber控制了在一个玻璃上的化学气相沉积过程的所有工序13rpsc系统pecvd设备在成膜过程中不仅会沉积到glass上而且会沉积到chamber的内壁因此需对chamber进行定期的dry清洗否则会对沉积进行污染pecvdpchamber内部清洗使用drycleaning方式把从外面形成的fchamber内并通过f与chamber内的film物质反应使其由固体变成气体14四processchamber内备件15processchamber内备件1diffuserfloatingdiffuserdiffuser使工艺气体和rf能量均匀地扩散进入processchamber
一、PECVD在ARRAY中担当的角色
ARRAY工艺构成
Copyright BOE Technology Group
二、PECVD基本原理及功能
1. CVD的介绍
一种利用化学反应方式,将反应物(气体)生成固态的产物,并 沉积在基片表面的薄膜沉积技术. 如可生成: 导体: W(钨)等; 半导体:Poly-Si(多晶硅), 非晶硅等; 绝缘体(介电材质): SiO2, Si3N4等.
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
特性要求
ε 高 电子迁移率高 空穴迁移率低 D-Cr形成欧姆接触 抗化学腐蚀性好
G-SiNx膜的膜质
膜质确认的必要性 ①品质维持 (抑制Vgon/Vgoff依存的表示不均) ②确认装置的状态(MFC/RF/真空计是否异常) ①G-SiNx膜的膜质一般由 Parameter SiH4・NH3决定。 ■SiH4流量 决定因素 (N2・H2对膜质的影响较 ■NH3流量 小,可以调节膜厚均一性。 ■N2流量 调整因素 ②Press・Spacing对膜厚均 ■H2流量 一性的影响较大。 ■RFパワー ③RF决定薄膜沉积速率。 Unif 的 調整 因素 ■Press (影响设备的生产节拍) ■Spacing
0.E+00 -2.E-07 -4.E-07 -6.E-07 -8.E-07 -1.E-06 -5 -3 -1 1 3 5 7 9
Vd (V)
成膜检查项目和目的
检查项目 particles 膜厚 成膜速率 折射率 薄膜应力 H含有量 HF 刻 蚀 速率 sheet 电 阻 薄膜种类 G-SiNx L/H-aO O O O O O O — O O — O O — — n+a-Si O O — O O — O PAO O O O O O O — 测定方法/ 评价目的 参考 设备 particles 检查装置 elipsomet er 平均膜厚 算出 elipsomet er flatness tester FT-IR etch 前厚 膜厚变化 sheet 抵 抗测定仪 装置性能 确认 装置性能 确认 装置性能 确认 薄膜质量 确认 薄膜质量 确认 薄膜质量 确认 薄膜质量 确认 薄膜质量 确认 合格率上 升 均一性好 产能向上 Si/N 大 →n大 基板的翘 曲量 缺陷 薄膜的致 密性 Doping 浓度
2m1m2 ( m1 m2 )
0.5 0.5 20 0.95
f
m1/m2 f 0.05 0.05
所以电子在碰撞种损失的能量最小,而粒子在碰撞种损失的能量较大。
CVD (Chemical Vapor Deposition )化学气相沉积
借由气体混合物发生的化学反应,包括利用热能、电浆 (Plasma)或紫外光照射等方式,在基板表面上(Substrate) 表面上沉积一层固态化合物的过程
重要观念
经由化学反应或热分解 薄膜的材料源由外加气体供给 制程反应物必须为气相的形式
分类
制程
APCVD
优点
反应器简单,沉 积快速低温 良好的纯度及均 匀性,较好的阶 梯覆盖性和产能
缺点
有微粒污染,阶梯覆盖 性不佳及低产能 高温、低沉积速率、需 真空系统且维护不易
应用
低温氧化层 高温氧化硅、氮 化硅、多晶硅
Rf power
SiH4---------SiH*+Si*+H* NH3---------N*+NH*+H*
Rf power
N*+Si*+H*-------SiNX+SiNHx+ hy Si*+H*---------Si+SiH+H2+hy WF6+H2-----W+HF, No PVD needed
Vgon和Vgoff是否依存 →array/cell的原因 问题调查,解决 QC的七道工具
不良表示确认
发生位置、sheet数、 lot数等生产情报
Sheet layout 确认
共通号检索
情报相关性→设 备/工艺的原因
图形是否异常
panel 解体
沟道刻入量测
SEM或断差测定仪
工艺日常管理项目
管理检查项目 检测设备 频度 颗粒增加量 颗粒检查装置 1回/日 膜厚 椭圆偏振光谱仪 清扫开机后
项目 Trap和Filter的交换 腔室清扫 频度 1回/150lot 1回/300lot
维护后检查项目:达到真空压力确认 颗粒检查 成膜检查
成膜检查规格
检查项目 颗粒检查 规格 M+L ≤ 30个/S S≤ 100个/S ±10 ±15 ±2 — SiNx:1.85-1.93 SiNx:600MPa a-Si:600MPa PA-SiNx:800MPa → SiNx:400±200 Å /min 以下 n+a-Si:200Ω•cm以下 备注 3um≤S<5um 5um≤M<10um 10um≤L<L 基板端不计 (max,min) 平均膜厚 膜层 键型 G-SiNx N-H Si-H a-Si Si-H Si=H n+a-Si Si-H Si=H H含有量atm/cm3 2.5-3.5E22 0.5-1.5E22 0.5-1.0E22 0.00-0.05E22 0.7-1.5E22 0.2-0.5E22
工程管理技术
工程管理 ●产品结果测试参数的管理: 薄膜厚度、异物 ●试作基板的运行状态管理 膜厚、颗粒水平 ●真空等设备的日常管理 Maintenance ●消耗部品的交换 ●设备的清洗 ●工艺控制设备的校正
工程管理项目
不良项目
图形破损(微观外观检查、自动外观检查装置)
成膜时存在异物→ 图形破损 → 断线 点缺陷
上图红色代表中心条件,非晶硅的厚度为300Å ,左边蓝色代表非 晶硅的厚度为0Å ,右边为600Å 。 实验结果表明:非晶硅的厚度增加,开态电流增加,但是光电流 也增加。
n+非晶硅
1.E-05 1.E-06 1.E-07 1.E-08 1.E-09
Vg(V)
REF/DARK REF/PHOTO n+Si 0Å /DARK n+Si 0Å /PHOTO
1.E-06 8.E-07 6.E-07 4.E-07 2.E-07
Ig (A)
n+Si 0Å /DARK REF/PHOTO n+Si 0Å /PHOTO REF/DARK
1.E-10 1.E-11 1.E-12 1.E-13 1.E-14 1.E-15 -30 -22 -14 -6 Id(A) Vd=10V 2 10 18
REF/DARK REF/PHOTO L-Si-600Å /DARK L-Si-600Å /PHOTO
Vg(V)
1.E-10 1.E-11 1.E-12 1.E-13 1.E-14 1.E-15 -30 -22 -14 -6 Id(A) Vd=10V 2 10 18
Vg(V)
1.E-10 1.E-11 1.E-12 1.E-13 1.E-14 1.E-15 -30 S1的接触孔采用DE进行刻蚀,不存在刻蚀速率的问题。膜厚均一性是管理重点, 较高的N-H/Si-H比率也是期望的
a-Si
1.E-05 1.E-06 1.E-07 1.E-08 1.E-09
REF/DARK REF/PHOTO L-Si-0Å /DARK L-Si-0Å /PHOTO
1.E-05 1.E-06 1.E-07 1.E-08 1.E-09
工艺维护
必要性:成膜时在电极和内壁也会堆积生成物,应力过 大时会剥离产生颗粒,所以每次成膜后必须清洗掉生成 物,抑制颗粒发生。 方法:NF3+e- → NF2+FF-+e- → F +2e 频度:每次成膜后都进行Cleaning
工艺维护
定期维护项目:LL清扫、腔室开放清扫 定期维护频度:
Rf power
成膜基础
在多层膜成膜工艺中最重要的是薄膜间的界面处理,通常采 用过渡层的思想来解决。比如,TFT中a Si和金属Cr的接触 势垒较大,所以引入n+层降低接触电阻。同样G-Mo/Al采用 两层金属结构,也是因为Mo和ITO的接触电阻很小。非晶硅 采用低速/高速结构也是利用低速非晶硅的电子迁移率较高。 在沉积非晶硅前通常对衬底用H2等离子体处理的目的也是在 衬底上预沉积一层H原子,增大Si原子和衬底的浸润性。另 外,界面也是缺陷和杂质离子容易聚集的地方,所以经常需 要对界面进行等离子处理。 影响薄膜质量的影响因素很多,而且薄膜属于非晶材料,所 以结果可能偏离理论知识。所以通用的做法是以实验为基础。 所以多水平实验和正交实验法是常用的方法。所以要在实验 的基础上,以理论知识为指导,不断总结规律。
particles
膜厚
成膜速率 折射率 膜应力
面内分步 reactor间分布 batch 间分布 deposition rate refractive index compressive index tensile
H含有量
FT-IR HF刻蚀速率 wet etching rate sheet电阻 resistivity
Gas In
Glass Substrate Shower head
To Pump
Deposition: SiN, Si, SiO2, etc.
Adjustable
Plasma Cleaning: NF3 N2 + F F + Si SiF4
Gas dissociation and combination
PCVD适用工程
Vg=off
2000 3000 300 2000 3000 1000 2000 1200
Vsd=0 D
S Vg=on S Vg=on Vsd >0 S Vsd=0
D
D
PCVD适用工程
PCVD工程 Thickness(Å ) 作用 G-SiNx 3000 开关 L-a Si 300 电子沟道 H-a Si 1700 降低光电流 n+ a Si 300 信号线性传输 PA-SiNx 2000 保护
膜厚分布异常(宏观外观检查、断差测定仪测量)
膜层 G-SiNx a-Si/n+a-Si 作用因子 电容 耐压 方向性 偏厚 项目 Tr特性 低下 储存电容 减少 绝缘耐压 上升 Tr特性 低下 偏薄 上升 增大 低下 上升 不良区分 表示不均、异常 表示不均、异常 层间短路 表示不均、异常