FPGA配置芯片的网上汇总(较杂,需自己总结)
FPGA之道——fpga芯片的配置方法
FPGA之道——fpga芯⽚的配置⽅法
1.配置
配置：通过PC机的软件完成设计之后，需要将设计⽣成的⽂件（bin或者mcs）⽂件映射到FPGA芯⽚⾥⾯，这⼀过程叫做配置。
2 配置⽅法
主动配置模式被动配置模式 JTAG配置模式
2.1 主动配置模式
FPGA芯⽚⾃⼰配置⾃⼰，需要⽚外的存储器（配置芯⽚）存储配置⽂件，常⽤⽚外存储器flash和EPROM
2.2 被动配置模式
FPGA芯⽚被其他设备，其他设备可以使任意微处理器芯⽚或者CPLD或者是⼀块FPGA芯⽚
2.3 JTAG配置模式
JTAG,英⽂全称Joint Test Action Group,翻译成中⽂即联合测试⾏为组织。
它有两⼤功能:电路的边界扫描测试和可编程芯⽚的在线系统编程。
边界扫描测试发展于上个世纪90年代,随着⼤规模集成电路的出现,印制电路板制造⼯艺向⼩、微、薄发展。
由于芯⽚的引脚多,元器件体积⼩,板的密度特别⼤,根本没有办法进⾏传统的下探针测试。
于是⼀种新的测试技术产⽣了,联合测试⾏为组织,即除了完成边界扫描测试外,FPGA芯⽚上的JTAG接⼝的另⼀个重要功能就是对FPGA芯⽚进⾏⾮常便捷的在线系统编程。
相⽐于主动配置模式和被动配置模式,只要系统已经上电,JTAG配置模式可以在任意时刻对FPGA芯⽚进⾏重配置,⽽此时的配置主模式选择
常⽤的⼀般是主动配置模式+JTAG配置模式和被动配置模式+JTAG配置模式
摘⾃：FPGA之道。
fpga芯片的种类
fpga芯片的种类FPGA芯片的种类FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，它具有灵活可塑性和高性能，被广泛应用于数字电路设计和嵌入式系统开发领域。
随着技术的不断发展，FPGA芯片也呈现出多样化的种类和功能，本文将介绍几种常见的FPGA芯片。
1. Xilinx Virtex系列Xilinx Virtex系列是业界最强大的FPGA产品系列之一。
它以其卓越的性能和丰富的资源而受到广泛关注。
Virtex系列采用了最新的FPGA架构，具有高达数百万个可编程逻辑单元（LUT）和丰富的高速IO接口，可满足复杂系统设计的需求。
此外，Virtex系列还提供了丰富的硬核IP（Intellectual Property），如处理器核、高速串行收发器等，使其在高性能计算和通信领域具有重要应用。
2. Altera Cyclone系列Altera Cyclone系列是一种低成本、低功耗的FPGA芯片，广泛用于嵌入式系统和消费电子产品中。
Cyclone系列采用了先进的工艺技术，具有较高的逻辑密度和丰富的资源。
该系列芯片在功耗控制上表现出色，可满足对低功耗需求较高的应用场景。
Cyclone系列还支持多种外围接口和通信协议，如CAN、SPI、I2C等，方便与其他设备进行通信和互联。
3. Lattice iCE系列Lattice iCE系列是一种超低功耗的FPGA芯片，适用于移动设备和便携式电子产品。
iCE系列采用了极小的封装和低功耗设计，能够在极端环境下提供可靠的性能。
该系列芯片具有快速启动和低功耗特性，适合应用于电池供电的场景。
iCE系列还具有较高的集成度和资源利用率，可满足对系统复杂度和成本要求较高的应用。
4. Intel Stratix系列Intel Stratix系列是一种高性能、高密度的FPGA芯片，由英特尔（Intel）公司推出。
Stratix系列采用了英特尔的最新工艺技术，具有卓越的性能和可靠性。
fpga芯片价格
fpga芯片价格FPGA（Field-Programmable Gate Array）是一种集成电路芯片，可以根据用户的需求进行灵活的重构。
它不同于传统的固定功能集成电路，可以通过编程来实现特定的功能，因此被广泛应用于数字电路设计和嵌入式系统开发中。
FPGA芯片的价格因品牌、规格和性能等因素而异。
一般而言，FPGA芯片的价格较高，但随着市场竞争的激烈以及技术的发展，价格也在逐渐下降。
下面将从几个主要厂商的角度介绍FPGA芯片的价格。
1. Xilinx（赛灵思）是全球最大的FPGA厂商之一，其FPGA芯片价格相对较高。
例如，赛灵思最新推出的Versal ACAP系列（Adaptive Compute Acceleration Platform）芯片，价格从数千美元到几万美元不等。
不同配置的芯片具有不同的性能和功能，价格也相应不同。
2. Altera（英特尔）是另一家重要的FPGA厂商。
其FPGA芯片价格也较高。
例如，英特尔的Arria 10系列FPGA芯片，根据配置和性能的不同，价格从数千美元到几万美元不等。
3. Microchip Technology Inc.是一家全球领先的半导体解决方案供应商，其FPGA芯片的价格相对较低。
例如，Microchip的SmartFusion2系列FPGA芯片，价格从几十美元到数百美元不等。
这些芯片具有较低的功耗和较高的可编程逻辑资源。
4. Lattice Semiconductor是一家专注于低功耗FPGA和CPLD（Complex Programmable Logic Device）的厂商，其FPGA芯片价格一般较低。
例如，Lattice的ECP5系列FPGA芯片，价格从几十美元到数百美元不等。
另外，FPGA芯片的价格还会受到市场需求、供应情况和技术进步等因素的影响。
随着市场对FPGA的需求增加，厂商为了提高竞争力常常会降低价格。
此外，新一代的FPGA技术也会不断推动价格下降。
FPGA主流芯片选型指导和命名规则（一）
FPGA主流芯片选型指导和命名规则（一）有想法把最近看到关于FPGA相关的（名词）概念做个总结，解释内容主要来自其他博客，我只加部分个人理解，做个拾荒者，捡其重点，作为摘录，文末罗列参考资料。
1、异步复位、同步释放1.1.解释同步复位：需要时钟参与，一般只有时钟上升沿到来复位信号才有效；异步复位：不需要时钟参与，只要复位信号一有效就立即进行复位操作；1.2.优缺点同步复位：防止复位信号的毛刺引起误复位操作，利于静态时序分析；较异步复位更消耗逻辑资源，复位信号脉冲宽度必须大于时钟周期，同步复位依赖于时钟；异步复位：无需额外的逻辑资源，复位信号不依赖于时钟；容易受毛刺影响，如果复位释放恰好在时钟有效沿附近容易使寄存器输出亚稳态；1.3.CODE同步复位：异步复位，同步释放(Synchronized Asynchronous Reset)：目的为了防止复位信号在撤除时产生亚稳态。
异步复位：将复位信号rst_n接入到DFF的清零端，不存在复位信号必须要检测到大于一个时钟周期才能被检测到的局限，只要rst_n则将rst_s1，rst_s2赋0。
同步释放：当rst_n重新拉回高电平，进行removal，时钟参与。
或：异步复位、同步释放（考虑上电延迟）2、触发器与锁存器2.1.解释触发器Flip-Flop：收到输入脉冲，触发器输出根据赋值规则作出改变，保持此状态知道下一个触发。
对时钟边沿敏感，其状态只在时钟的上升沿或者下降沿的瞬间改变；锁存器Latch：两输入，EN和DATA_IN，当电平EN有效时，锁存器处于使能状态，输出数据Q随输入数据DATA_IN变化，否则数据被锁存；2.2.区别latch跟它所有的输入信号有关，当输入信号变化时，latch就变化，没有时钟触发；flip_flop受时钟控制，只有时钟沿触发时才采样当前输入，产生输出。
1）latch由电平触发，非同步控制。
在使能信号有效时latch等效于通路，使能信号无效时latch保持输出状态；flip_flop由时钟沿触发，同步控制；2）latch对输入电平敏感，受布线延迟影响较大，很难保证输出没有毛刺产生；flip_flop不易产生毛刺；3）latch消耗的门资源比flip_flop少，但是其静态时序分析更为复杂；2.3.CODE针对网上博客所说，容易生成锁存器的四种情况：1）if语句结束无else；2）case语句结束无default；3）输出变量无赋初值；4）always@ (敏感信号)。
加法器除法器FPGA实现总结文档
加法器除法器FPGA实现总结文档FPGA实现加法器和除法器总结文档引言FPGA（Field-Programmable Gate Array）是一种可编程逻辑芯片，可以根据需要进行配置和重新编程，具有灵活性和可重复性。
在数字电路设计中，加法器和除法器是非常常见且基础的功能模块。
本文将总结FPGA实现加法器和除法器的过程和结果，并对实现的优势和不足进行分析。
一、加法器的实现在FPGA中实现加法器有多种方法，最基本也是最常见的是使用全加器构建一个完整的加法器。
全加器是一个三输入一输出的电路，可以实现两个二进制位的加法。
通过级联多个全加器，就可以构造出任意位数的加法器。
1.实现步骤：（1）定义加法器的输入和输出位数：假设我们要实现一个4位加法器，那么就需要4个输入（A[3:0]、B[3:0]）和一个4位输出（SUM[3:0]）。
（2）使用VHDL或Verilog等硬件描述语言来描述全加器和加法器的逻辑。
（3）使用逻辑综合工具将硬件描述语言代码综合为逻辑电路连接。
（5）验证加法器的功能和正确性。
2.实现优势：FPGA实现加法器的优势主要体现在以下几个方面：（1）灵活性：FPGA可以根据需要重新编程，可以方便地修改加法器的位数和功能。
（2）速度：FPGA中的逻辑电路是并行计算的，可以实现高速的加法运算。
（3）资源利用：FPGA可以利用其内部的查找表（lookup table）实现逻辑运算，节省了硬件资源的使用。
3.实现不足：FPGA实现加法器也存在一些不足之处：（1）成本高：FPGA价格相对较高，成本较高，适合于需要较高性能和灵活性的应用场景。
（2）资源有限：FPGA的资源有限，实现复杂的逻辑电路可能会导致资源不足的问题。
二、除法器的实现除法器是一个更为复杂的数字电路，用于实现两个二进制数的除法运算。
在FPGA中实现除法器需要使用一种称为"非冗余算法"的方法，通过迭代运算来实现除法的功能。
FPGA与CPLD 总结
CPLD(complex programable logic device)复杂可编程逻辑器件FPGA（field programable gate array)现场可编程门阵列FPGA和CPLD的逻辑单元本身的结构与SPLD相似，即与阵列和可配置的输出宏单元组成。
FPGA逻辑单元是小单元，每个单元只有1-2个触发器，其输入变量通常只有几个因而采用查找表结构（PROM形式）这样的工艺结构占用的芯片面积小，速度高（通常只有1-2纳秒），每个芯片上能集成的单元数多，但逻辑单元功能弱。
如果想实现一个较复杂的功能，需要几个这样的单元组合才能完成（总延时是各个单元延时和互连延时的和），互连关系复杂。
CPLD中的逻辑单元是单元，通常其变量数约20-28个。
因为变量多，所以只能采用PAL结构。
由于这样的单元功能强大，一般的逻辑在单元内均可实现，因而其互连关系简单，一般通过集总总线既可实现。
电路的延时通常就是单元本身和集总总线的延时（通常在数纳秒至十几纳秒），但是同样集成规模的芯片中的触发器的数量少得多。
从上面分析可知道：小单元的FPGA较适合数据型系统，这种系统所需要的触发器数多，但是逻辑相对简单；大单元的CPLD较适合逻辑型系统，如控制器等，这种系统逻辑复杂，输入变量多，但触发器需求量相对较少。
反熔丝工艺只能一次性编程，EPROM EEPROM 和FLASH工艺可以反复的编程，但是他们一经编程片内逻辑就被固定。
他们都是只读型（ROM）编程，这类编程不仅可靠性较高还可以加密。
XILINX公司的FPGA芯片采用RAM型编程，相同集成规模的芯片中的触发器数目较多，功耗低，但是掉电后信息不能保存，必须与存储器联用。
每次上电时必须先对芯片配置，然后才能使用，这似乎是RAM型PLD的缺点，但是ROM型PLD中的编程信息在使用时是不能变化的，RAM型PLD却可以在工作时更换内容，实现不同的逻辑。
CPLD和FPGA的结构，性能对照：CPLD FPGA PROM集成规模：小（最大数万门）大（最高达百万门）单元粒度：大（PAL结构）小（PROM结构）互连方式：集总总线分段总线长线专用互连编程工艺：EPROM EEPROM FLASH SRAM编程类型：ROM RAM型须与存储器联用信息：固定可实时重构触发器数：少多单元功能：强弱速度：高低222222222222222222222222222222222222延迟：确定，可以预测不能确定不能预测功耗：高低加密性能：可加密不能加密适用场合：逻辑型系统数据型系统LCA（LOGIC CELL ARRAY）逻辑单元阵列CLB（CONFIGURABLE LOGIC BLOCK）可配置逻辑模块IOB（INPUT OUTOUT BLOCK）输入输出块Spartan-xl系列FPGA的主要特性SPARTAN-XL系列的FPGA具有低压，低功耗的特点。
fpga芯片参数
FPGA芯片参数1. 引言FPGA（Field-Programmable Gate Array）芯片是一种可编程逻辑器件，能够通过编程来实现特定的电路功能。
在设计和开发电子产品时，选择合适的FPGA芯片是非常重要的一环。
本文将深入探讨FPGA芯片的参数，以帮助读者更好地了解和选择适合自己需求的芯片。
2. FPGA芯片参数概述FPGA芯片的参数通常可以分为功能性参数和物理性能参数两大类。
功能性参数包括逻辑资源、存储资源、时钟资源等，而物理性能参数包括时钟频率、功耗、延迟等。
下面将详细介绍这些参数。
2.1 逻辑资源逻辑资源是指FPGA芯片中可用的逻辑单元数量。
常见的逻辑单元包括Look-Up Table（LUT）和寄存器。
LUT是FPGA中最基本的逻辑单元，用于实现各种逻辑功能。
寄存器用于存储数据和控制信号。
2.2 存储资源存储资源包括片上存储器（Block RAM）和分布式存储器。
片上存储器是FPGA芯片中用于存储大容量数据的存储单元，可以用于实现FIFO（First In, First Out）缓冲器、多媒体处理等应用。
分布式存储器是FPGA中分布在逻辑单元中的小容量存储单元，可以用于存储中间结果和配置信息。
2.3 时钟资源时钟资源是指FPGA芯片中可用的时钟信号数量和频率。
在设计中，时钟信号是非常重要的，可以用于同步各个逻辑单元的操作。
时钟资源越多，并且时钟频率越高，设计的灵活性和性能就越好。
2.4 时钟频率时钟频率是指FPGA芯片能够正常工作的最高频率。
时钟频率决定了FPGA芯片能够执行的操作数量和速度。
通常情况下，时钟频率越高，FPGA芯片的性能就越好。
然而，时钟频率也受到其他因素的影响，如逻辑复杂度、布局布线等。
2.5 功耗功耗是指FPGA芯片在运行时所消耗的能量。
功耗是一个非常重要的参数，特别是对于一些功耗敏感的应用场景。
通常情况下，功耗越低，FPGA芯片的使用寿命也就越长。
2.6 延迟延迟是指FPGA芯片完成某个操作所需的时间。
FPGA配置AS串行配置芯片方法
FPGA配置AS串行配置芯片方法（包括非EPCS系列芯片）QQ：740194480一、不含NIOS的FPGAEPCS配置方式配置SPI FLASH 芯片EPCS系列，ALTERA有两种方式，还只能配置EPCS系列。
1、直接配置如图，需要AS的下载插座,在QUARTUS II软件下编程有：PS,JTAG,AS..选择AS模式，按提示操作。
2、间接配置用JTAG，其实和一般的下载方式相比，这种下载方需要先把*.sof 文件转成*.jic 文件，然后在 JTAG模式下选择*.jic 文件下载即可。
这样FPGA 的程序调试和配置SPIFLASH芯片只要一个座。
网上可以找到图文并茂的文章。
《使用 JTAG 方式配置 EPCS芯片》。
二、epcs系列存配置与程序a)在SOPC builder里添加EPCS Device Controller Core，修改cpu里ResetVector为epcs_flash_controller。
b)编译后把sof文件格式转换成flash文件格式 sof2flash --epcs--input=example.sof --output=sof.flashc)把elf文件格式转换成flash文件格式: elf2flash --epcs--after=sof.flash --input=hello_word.elf--output=hello_epcs4.flash --boot=boot_loader_epcs.srec--after=sof.flash这是关键地方，必须把sof文件转换成的flash加上。
d)最后把程序通过JTAG下载到配置芯片 Nios2-flash-programmer --epcs--base=0x00001800 sof.flash Nios2-flash-programmer --epcs--base=0x00001800 hello_epcs4.flash 其中0x00001800基地址取决于SOPC builder中的定义，在烧写flash文件之前可能需先烧写example.sof文件。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
FPGA配置芯片1.Altera FPGA器件有三类配置下载方式：主动配置方式（AS）和被动配置方式（PS）和最常用的(JTAG)配置方式。
AS由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS系列.如EPCS1,EPCS4配置器件专供AS模式，目前只支持Cyclone系列。
使用Altera串行配置器件来完成。
Cyclone期间处于主动地位，配置期间处于从属地位。
配置数据通过DATA0引脚送入FPGA。
配置数据被同步在DCLK 输入上，1个时钟周期传送1位数据。
(见附图)PS则由外部计算机或控制器控制配置过程。
通过加强型配置器件（EPC16，EPC8，EPC4）等配置器件来完成，在PS配置期间，配置数据从外部储存部件，通过DATA0引脚送入FPGA。
配置数据在DCLK 上升沿锁存，1个时钟周期传送1位数据。
(见附图)JTAG接口是一个业界标准,主要用于芯片测试等功能,使用IEEE Std 1149.1联合边界扫描接口引脚，支持JAM STAPL标准，可以使用Altera下载电缆或主控器来完成。
FPGA在正常工作时，它的配置数据存储在SRAM中，加电时须重新下载。
在实验系统中，通常用计算机或控制器进行调试，因此可以使用PS。
在实用系统中，多数情况下必须由FPGA主动引导配置操作过程，这时FPGA将主动从外围专用存储芯片中获得配置数据，而此芯片中fpga配置信息是用普通编程器将设计所得的pof格式的文件烧录进去。
专用配置器件：epc型号的存储器常用配置器件：epc2,epc1,epc4,epc8,epc1441(现在好象已经被逐步淘汰了)等对于cyclone cycloneII系列器件,ALTERA还提供了针对AS方式的配置器件,EPCS系列.如EPCS1,EPCS4配置器件也是串行配置的.注意,他们只适用于cyclone系列.除了AS和PS等单BIT配置外，现在的一些器件已经支持PPS，FPS等一些并行配置方式，提升配置了配置速度。
当然所外挂的电路也和PS有一些区别。
还有处理器配置比如JRUNNER 等等，如果需要再baidu吧，至少不下十种。
比如Altera公司的配置方式主要有Passive Serial(PS),Active Serial(AS),Fast Passive Parallel(FPP),Passive Parallel Synchronous(PPS),Passive Parallel Asynchronous(PPA),Passive Serial Asynchronous(PSA),JTAG等七种配置方式，其中Cyclone支持的配置方式有PS，AS，JTAG三种.对FPGA芯片的配置中，可以采用AS模式的方法，如果采用EPCS的芯片，通过一条下载线进行烧写的话，那么开始的"nCONFIG,nSTATUS"应该上拉，要是考虑多种配置模式，可以采用跳线设计。
让配置方式在跳线中切换,上拉电阻的阻值可以采用10K在PS模式下tip:如果你用电缆线配置板上的FPGA芯片,而这个FPGA芯片已经有配置芯片在板上,那你就必须隔离缆线与配置芯片的信号.(祥见下图).一般平时调试时不会把配置芯片焊上的,这时候用缆线下载程序.只有在调试完成以后,才把程序烧在配置芯片中, 然后将芯片焊上.或者配置芯片就是可以方便取下焊上的那种.这样出了问题还可以方便地调试.在AS模式下tip: 用过一块板子用的AS下载，配置芯片一直是焊在板子上的，原来AS方式在用线缆对配置芯片进行下载的时候，会自动禁止对FPGA的配置，而PS方式需要电路上隔离。
一般是用jtag配置epc2和flex10k,然后epc2用ps方式配置flex10k.这样用比较好.（这是我在网上看到的,可以这样用吗?怀疑中）望达人告知.下载电缆,Altera下的下载电缆分为byteblaster和byteblasterMV,以及ByteBlaster II,现在还推出了基于USB-blaster.由于BB基本已经很少有人使用,而USB-Blaster现在又过于昂贵,这里就说一下BBII 和BBMV的区别.BBII支持多电压供电5.5v,3.3v,2.5v,1.8v;BBII支持三种下载模式:AS,可对Altera的As串行配置芯片(EPCS系列)进行编程PS,可对FPGA进行配置JTAG,可对FPGA,CPLD,即Altera配置芯片(EPC系列)编程而BBMV只支持PS和JTAG6,一般在做FPGA实验板,(如cyclone系列)的时候,用AS+JTAG方式,这样可以用JTAG方式调试,而最后程序已经调试无误了后,再用AS模式把程序烧到配置芯片里去,而且这样有一个明显的优点,就是在AS 模式不能下载的时候,可以利用Quartus自带的工具生成JTAG模式下可以利用jic文件来验证配置芯片是否已经损坏,方法祥见附件.7.Altera的FPGA可以通过单片机,CPLD等加以配置,主要原理是满足datasheet中的时序即可,这里我就不多说了,有兴趣的朋友可以看看下面几篇文章,应该就能够明白是怎么回事了.8.配置时,quartus软件操作部分：(1).assignment-->device-->device&pin options-->选择configuration scheme,configuaration mode,configuration device,注意在不支持远程和本地更新的机器中configuration mode不可选择,而configuration device中会根据不同的配置芯片产生pof文件,如果选择自动,会选择最小密度的器件和适合设计(2).可以定义双口引脚在配置完毕后的作用,在刚才的device&pin option-->dual-purpose pins-->,可以在配置完毕后继续当I/O口使用(3).在general菜单下也有很多可钩选项,默认情况下一般不做改动,具体用法参见altera configuration handbook,volume2,sectionII.(4)关于不同后缀名的文件的适用范围:sof(SRAM Object File)当直接用PS模式下将配置数据下到FPGA里用到,USB BLASTER,MASTERBLASER,BBII,BBMV适用,quartusII会自动生成,所有其他的配置文件都是由sof 生成的.pof(Programmer Object File)也是由quartusII自动生成的,BBII适用,AS模式下将配置数据下到配置芯片中rbf(Raw Binary File)用于微处理器的二进制文件.在PS,FPP,PPS,PPA配置下有用处rpd(Raw Programing Data File)包含bitstream的二进制文件,可用AS模式配置,只能由pof文件生成hex(hexadecimal file)这个就不多说了,单片机里很多ttf(T abular Text File)适用于FPP,PPS,PPA,和bit-wide PS配置方式sbf(Serial Bitstream File)用PS模式配置Flex 10k和Flex6000的jam(Jam File)专门用于program,verigy,blank-checkFPGA配置方式和配置器件介绍配置，就是对FPGA的内容进行编程的一个过程。
在一般的应用中，都是选择用Altera的配置芯片配合完成配置过程。
在Altera的产品中，可以根据FPGA在整个配置过程的角色，可以分为3类：FPGA主动方式（AS）;FPGA被动方式（PS）;JTAG方式。
在FPGA主动方式下（以下简称AS），由板上的FPGA主动输出输出控制和同步信号给Altera专用的一种串行配置芯片（如EPCS1等），在配置芯片收到命令后，就把配置芯片数据发到FPGA，完成配置过程。
注意：该方式只能与Altera提供的主动串行配置芯片配合使用（即EPCS系列），该配置方式只有在Stratix II系列和Cyclone系列(包括I,II,III代)中使用。
在FPGA被动方式下，由系统的其他设备发起并控制配置过程。
这些设备包括Altera的配置芯片（EPC系列），或者是微控制器（如单片机），CPLD等。
FPGA完全处于被动地位，只是简单的输出一些状态信号配合配置过程。
在FPGA被动方式中，包括被动串行（PS）,快速被动并行（FPP）,被动并行同步（PPS）,被动并行异步（PPA）等。
我们主要介绍一下最常用的，具有代表性的PS模式。
PS模式是所有Altera FPGA都支持的，一般最常见的是用Altera的配置芯片EPC系列来完成配置过程。
在做PS配置时，FPGA配置数据从存储器（一般是EPC系列）里读出，在时钟的上升沿到来时降数据打入FPGA。
JTAG是IEEE 1149.1边界扫描测试的标准接口，主要用于芯片的测试等功能。
Altera FPGA基本上都支持由JTAG命令来配置FPGA的方式，而且JTAG的配置方式比其他任何一种配置方式都高级。
不同的Altera FPGA系列所支持的配置方式：下面介绍下配置芯片：Altera的配置芯片可以分为以下三种：1．增强型配置器件：EPC16,EPC8,EPC42．AS串行配置器件：EPCS64,EPCS16,EPCS4和EPCS1 3．普通配置器件：EPC2,EPC1和EPC1441如下是各个配置芯片的属性：增强型配置器件：AS串行配置器件：普通配置器件：增强型配置器件可以支持对大容量FPGA单元的配置，可以由JTAG接口进行在线系统编程（ISP）普通配置器件容量较小，其中只有EPC2具有可重复编程的特点。
AS配置芯片是专为为Stratix II,Cyclone系列（包括I,II,III代）设计的单片、低成本的配置芯片，可以由下载电缆进行可重复编程。
漫谈xilinx FPGA 配置电路这里要谈的时xilinx的spartan-3系列FPGA的配置电路。
当然了，其它系列的FPGA配置电路都是大同小异的，读者可以类推，重点参考官方提供的datasheet，毕竟那才是最权威的资料。
这里特权同学只是结合自己的理解，用通俗的语言作一点描述。
所谓典型，这里要列出一个市面上最常见的spartan-3的xc3s400的配置电路。
所有spartan-3的FPGA配置电路的链接方式都是一样的。
Xc3s400是40万门FPGA，它的ConfigurationBitstream虽然只有1.699136Mbit，但是它还是需要2Mbit的配置芯片XCF02S，不能想当然的以为我的设计简单，最多用到1Mbit，那么我选XCF01S（1Mbit）就可以了。