数据选择器及应用
实验四 数据选择器及应用
实验四数据选择器及应用一、实验目的（1）掌握采用中规模集成器件设计组合逻辑电路的方法。
（2）掌握数据选择器的工作原理。
（3）测定数据选择器的逻辑功能。
（4）设计并验证用数据选择器实现逻辑函数。
二、预习要求（1）掌握数据选择器的工作原理。
（2）掌握用数据选择器实现逻辑函数的设计原则。
（3）片选端E'起什么作用？E'为何值时，选择器正常工作。
（4）如何用卡诺图分离出多余的变量？三、实验器材（1）实验仪器：数字电路实验箱、万用表；（2）实验器件：74LS00、74LS32、74LS153、74LS151；四、实验原理以前所讨论的组合电路设计方法常称“四步法”，即列真值表，写出逻辑函数，简化逻辑函数和画逻辑图。
一般只在使用小规模集成器件时使用。
在中、大规模集成电路出现之后，逻辑设计方法有很大的改变。
即可用中规模集成器件设计组合逻辑网络。
1. 数据选择器的工作原理在数字信息的传输过程中，有时按要求从多路并行传送的数据中选通一路送到唯一的输出线上，形成总线传输。
这时要用到数据选择器（多路转换器，可简称为MUX），逻辑符号如图4-1（a）所示。
其功能类似于单刀多掷开关，如图4-1（b）所示。
由图4-1（a）看出，数据选择器有n条地址线，2n个输入线，一条输出线。
其功能是根据地址线编码从2n个输入信号中选用一个信号输出。
即可以把它看成二进制编码的可控开关，由编码控制选通信息，如图4-1（b）所示。
（a ）数据选择逻辑符号 （b ）单刀多掷开关图4-1 数据选择器图4-2是4选1数据选择器。
图中1A 、0A 是地址变量，由地址代码来选择数据通道；0123D D D D 是输入信号；F 是输出信号；E '是使能端或片选端，低电平有效。
当E '为低电平时，数据选择器正常工作；E '为高电平时，数据选择器禁止工作。
数据选择器的功能如表4-1所示。
（a ）电路 （b ）逻辑符号图4-2 4选1数据选择器表4-1 4选1 MUX 功能表由表4-1可写出输出F 的表达式如下：⎩⎨⎧+++==30120110100''''0D A A D A A D A A D A A F F 时时01='='E E 由表可看出，当1='E 时，输出0F =；当0='E 时，0001=A A 时，0D F =，相当于开关与0D 接通；0101=A A 时，1D F =，相当于开关与1D 接通；1001=A A 时，2D F =，相当于开关与2D 接通；1101=A A 时，3D F =，相当于开关与3D 接通。
数据选择器及其应用实验报告
数据选择器及其应用实验报告实验目的：
本实验的目的是通过实现数据选择器的功能，加深对于数字电路的理解，并提升对于数字电路实现的实践能力。
实验原理：
数据选择器是一种能够从多个数据信号中选择特定信号输出的数字电路，通常它有一个或多个数据输入线、一个或多个控制输入线、一个输出线和一个使能输入线。
在数据选择器输出线上的输出值，取决于控制输入线上的值以及选择从哪一个数据输入线接收数据信号。
在本次实验中，我们使用的是双二选一的数码开关。
“双”指的是它一共有两个信道供选择，“二选一”则代表只会选择其中一个信道作为输出。
实验步骤：
1.根据实验原理和实验材料的提供，搭建实验电路。
2.设置信号源，对选择器进行输入数据和控制信号的测试。
3.根据信号源输出的数据，通过实验电路计算出数据选择器输出的结果。
4.逐一更改控制信号的值，反复测试并记录数据。
并对实验记录进行整理和比较分析，以达到理解、检验和加深对数据选择器的认识。
实验结果：
在实验中我们完成了数据选择器的搭建和调试，并通过多次实验数据的记录与比较，成功实现了数据选择器的功能。
实验结论：
通过本次实验，我们深入学习了数据选择器的工作原理和实现方式，并从中进一步了解了数字电路的基本概念和实现方式。
通
过反复实验和分析，我们成功完成了数据选择器的功能调试，提升了我们的实践能力和对数字电路的理解。
数据选择器及数值比较器的逻辑功能及应用
2.3 数据选择器及数值比较器的逻辑功能及应用1．实验目的（1）熟悉数据选择器的逻辑功能和使用方法。
（2）熟悉数值比较器的逻辑功能和使用方法。
（3）掌握数据选择器的一般应用。
（4）熟悉全加器的逻辑功能和用数据选择器实现的方法。
2．实验仪器设备（1）数字电路实验箱。
（2）数字万用表。
（3）数字集成电路：74151 8选1数据选择器7485 4位数值比较器7432 4或门3．预习（1）复习实验所用芯片的逻辑功能及逻辑函数表达式。
（2）复习实验所用芯片的结构图、管脚图和功能表。
（3）复习实验所用的相关原理。
（4）按要求设计实验中的各电路。
4．实验原理（1）数据选择器的逻辑功能和使用方法。
数据选择器的逻辑功能是通过控制端口选择出输入端口，将输入端口的数据送到输出端口，例如74HC151是一个8选1的数据选择器，具有A、B、C三个控制端口，当ABC是000的时候数据选择器选择了D0的数据送到输出端口Y，当ABC是001的时候，选择了D1的数据送到输出端口Y，以此类推。
数据选择器74151正常工作store端口需为低电平。
数据选择器除了具有输出Y端口外还有与其反相的端口W输出，可以根据后续电路需要进行选用。
（2）数值比较器的逻辑功能和使用方法。
数值比较器的逻辑功能是比较输入的两组二进制数的大小并产生对应的比较结果输出，比较结果包括三种：大于、小于和等于，在三个不同的端口输出这三种比较结果的逻辑状态，N位的比较器输出都为这三种结果。
74HC283是一个四位的数值比较器，因此有8个输入端口，构成两个四位二进制数的输入。
除此之外，74283还有三个输入端口I，分别表示来自低位比较器的比较结果，用于级联构成更多位的比较器，如果是最低位IC，要对I端口进行处理。
（3）全加器的逻辑功能。
一位全加器包括三个输入端和两个输出端，输入端分别是加数、被加数和来自低位的进位，输出端是加的结果和向高位的进位，即两条三变量的逻辑函数表达式，因此可以用74151实现。
实验二 数据选择器及其应用ppt课件
四选一数据选择器表达式为F=A1|A0|D0+A1|A0D1+A1A0|D2+A1A0D3，由 表达式可以得到当A1A0=00时，F=D0；A1A0=01时，F=D1； A1A0=10时，F=D2；A1A0=11时，F=D3，这样就起到数据选择的作 用。
根据数据选择器的表达式，可以直接用门电路设计出数据选择器，图 2-1为一个用门电路设计的四选一的数据选择器，其中E为信号使能端， 也称为片选信号。
5、（选作，给出设计思路，画出逻辑图）利用四选一数据选择器实现 一个输血者血型和受血者血型符合输血规则的电路，输血规则如图2-5 所示。
从规则可知，A型血能输给A、AB型，B型血能输给B、AB型，AB型只 能输给AB型，O型血能输给所有四种血型。设输血者血型编码为X1X2， 受血者血型编码为X3X4，符合输血血型规则时，电路输出F为1，否则 为0。 输血者 血型 A 编码 00 受血者 血型 A 编码 00
图2-4 74153真值表
实验内容：
1、用实验方法作出74153的真值表，了解其功能。
Q A B D A BD A B D ABD 0 1 2 3
2、用74153实现下列函数，画出接线图，列出实验数据表。
F X Y Z X Y Z X Y Z XY Z
3、用74153做一个一位数字比较器，对X、Y两个一位数进行比较，根 据输出结果来判断X、Y的大小。画出接线图，验证其功能，并将实验结 果记录下来。 4、用74153及门电路实现一位全加器，输入用3个开关分别表示A、B、 CI，输出用两个指示灯分别表示CO、SI。画出接线图，验证起功能， 并将实验结果记录下来。（可参考图2-5连接图，也可自己设计）
数据选择器及应用
数据选择器及应用一、实验目的1、掌握中规模集成数据选择器的逻辑功能及使用方法2、学习用数据选择器构成组合逻辑电路的法二、原理说明数据选择器又叫“多路开关”，在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端，其功能类似一个多掷开关，如图8-2-3-1所示。
图中有四路数据D0～D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。
数据选择器是目前逻辑设计中应用较为广泛的组合逻辑部件，常见电路有2选1、4选1、8选1、16选1等。
1、八选一数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图8-2-3－2，功能如表8-2-3－1。
选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，为使能端，低电平有效。
图8-2-3－1 4选1数据选择器示意图图8-2-3－2 74LS151引脚排列表8-2-31 74LS151功能表输入输出A2 A1 A0 Q1 × × × 0 10 0 0 0 D00 0 0 1 D10 0 1 0 D20 0 1 1 D30 1 0 0 D40 1 0 1 D50 1 1 0 D60 1 1 1 D71.使能端＝1时，不论A2～A0状态如何，均无输出（Q＝0，＝1）多路开关被禁止。
1.使能端＝0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0～D7中某一个通道的数据输送到输出端Q。
如：A2A1A0＝000，则选择D0数据到输出端，即Q＝D0。
如：A2A1A0＝001，则选择D1数据到输出端,即Q＝D1，其余类推。
2、双四选一数据选择器74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。
引脚排列如图8-2-3－3，功能如表8-2-3－2。
、为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。
数据选择器极其应用实验报告
数据选择器的应用一、实验目的了解74LS00，74LS86,74LS153芯片的内部结构和功能；了解数据选择器的结构和功能；了解全加器和全减器的结构和功能；学习使用数据选择器（74LS153）设计全加器和全减器；进一步熟悉逻辑电路的设计和建立过程。
二、实验原理1.四选一数据选择器74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。
引脚排列如图3－3，功能如表3－2。
图3－3 74LS153引脚功能表3－2S1、S2为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。
1）当使能端S1（S2）＝1时，多路开关被禁止，无输出，Q＝0。
2）当使能端S1（S2）＝0时，多路开关正常工作，根据地址码A1、A0的状态，将相应的数据D0～D3送到输出端Q。
如：A1A0＝00 则选择DO数据到输出端，即Q＝D0。
A1A0＝01 则选择D1数据到输出端，即Q＝D1，其余类推。
数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等。
2.实现全加器：列出全加器的真值表：S 真值表：得到o C 真值表：对S 的真值表进行降维，得到：对o C 的真值表进行降维，得到：使用数据选择器实现时，D0，D1，D2，D3分别代表四选一数据选择器的四个输入端，并用A,B 作控制端，电路图如下图：图一0（D0）i C （D2）i C （D1）1（D3）一．实验内容1．按图一搭建逻辑电路，测试实验结果，与真值表进行对照。
*该过程中应注意：实验室所提供的器件与非门并不够用，需要用一个异或门改装成非门，如下图：F=⊕=AA1四．实验收获1．学会了全加器全减器的设计过程，为以后更好的应用打好了基础；2．更加了解了逻辑电路的设计流程；3．搭建逻辑电路的过程中，一定要小心翼翼操作，防止任何错误。
实验四 数据选择器及其应用
学生实验报告系别电子工程学院课程名称数字电子技术实验班级11通信1班实验名称数据选择器及其应用姓名钟伟纯实验时间2012年11月15日学号201141302114 指导教师张宗念报告内容一、实验目的和任务1、掌握数据选择器的逻辑功能和使用方法。
2、学习用数据选择器构成组合逻辑电路的方法。
二、实验原理介绍数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。
实现数据选择功能的逻辑电路称为数据选择器。
它的功能相当于一个多个输入的单刀多掷开关，其示意图如下：图中有四路数据D0~D3，通过选择控制信号A1、A0（地址码）从四路数据中选中一路数据送至输出端Q。
1、八选一数据选择器74LS15174LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0~D7这8个数据源，具有两个互补输出端，同相输出端Y和反相输出端WN。
其引脚图如下图11-2所示，功能表如下表11-1所示，功能表中‘H’表示逻辑高电平；‘L’表示逻辑低电平；‘×’表示逻辑高电平或低电平：图11-2 74LS151的引脚图表表11-1 74LS151的功能表2、双四选一数据选择器74LS15374LS153数据选择器有两个完全独立的4选1数据选择器，每个数据选择器有4个数据输入端I0~I3，2个地址输入端S0、S1，1个使能控制端E和一个输出端Z，它们的功能表如表11-2，引脚逻辑图如图11-3所示。
其中，EA、EB使能控制端（1、15脚）分别为A路和B路的选通信号，I0~I3为四个数据输入端，ZA（7脚）、ZB（9脚）分别为两路的输出端。
S0、S1为地址信号，8脚为GND，16脚为V CC。
3、用74LS151组成16选1数据选择器用低三位A2A1A0作每片74LS151的片内地址码, 用高位A3作两片74LS151的片选信号。
当A3=0时，选中74LS151(1)工作, 74LS151(2)禁止；当A3=1时，选中74LS151(2)工作, 74LS151(1)禁止，如下图所示。
数字电路实验报告-4选1数据选择器及其应用
电学实验报告模板实验原理数据选择器的功能类似一个单刀多掷开关,如图1所示。
数据选择器在地址码的控制下，从多路数据输入中选择其中一个并将其送到一个公共的输出端。
图1 数据选择器示意图1. 4选1数据选择器图2 4选1数据选择器及其逻辑图2所示为4选1数据选择器及其逻辑。
该电路有4路输入数据和为地址输入。
为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。
由图2（b）可以得到该数据选择器的逻辑函数式为(1)2. 用4选1数据选择器扩展成8选1数据选择器8选1数据选择器有8路数据输入，3位地址输入。
如果用4选1数据选择器实现8选1，需要2片4选1数据选择器，如图所示。
其中,是通过4选1数据选择器的使能控制端接入的。
由图5并根据式（1），可以得到显然实现了8选1的逻辑功能。
图5 用4选1数据选择器扩展成8选1数据选择器实验仪器实验内容及步骤1. 测试和验证74HC153的逻辑功能（1）集成电路芯片74HC153引脚图74HC153是双4选1数据选择器，芯片内部包含两个独立的、完全相同的4选1数据选择器。
图7-5所示为引脚图。
每一个4选1数据选择器都设置了一个使能控制端。
两个4选1数据选择器共享地址输入端。
图6 74HC151引脚图（2）测试和验证74HC153的逻辑功能按图7连接电路。
实验数据记录在表7-1。
验证74HC153的逻辑功能。
图7 测试74HC151的逻辑功能实验电路表1（3）用一片74HC153扩展成8选1数据选择器图8 74HC153扩展成8选1数据选择器实验电路按图8连接电路。
实验数据记录在表2。
验证电路的逻辑功能。
表2实验结果及分析1.实验结果2.分析该实验结果表明74HC153元件实现了4选1的数据选择功能74HC153与74LS00两个4选1数据选择器拓展实现了8选1的逻辑功能实验结论1.74HC153具有4选1逻辑功能，能够实现数据选择，其有4路输入数据D0、D1、D2、D3，A0、A1为地址输入，为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图2–4–2用两个4选1数据选择器实现一位全加器
（2）变并行码为串行码电路
将并行码送至数据选择器的信号输入端， 使数据选择器的控制信号按一定的编码顺 序依次变化，即可获得串行码输出。
实验参考电路： 实验参考电路：
4选1数据选择器扩展成8选1数据选择器的 数据选择器扩展成8 电路
实验预习要求： 实验预习要求：
•图2–4–4脉冲序列
实验报告要求 ：
（1）每个实验任务都要写出设计过程，画 每个实验任务都要写出设计过程， 出逻辑电路图。 出逻辑电路图。 写出实验步骤和测试方法。 （2）写出实验步骤和测试方法。 附有实验记录， （3）附有实验记录，并对结果进行分析讨 论。
实验思考题： 实验思考题：
（1）如何利用数据选择器的选通和选择输 入的灵活连接， 数据选择器扩展为8 入的灵活连接，将4选1数据选择器扩展为8 数据选择器或16选 数据选择器。 选1数据选择器或16选1数据选择器。 （2）数据选择器还可用作产生一个固定的 脉冲序列，请设计一个能产生如下图2 脉冲序列，请设计一个能产生如下图2–4–4 所示的脉冲序列。 所示的脉冲序列。
ST1 ( ST2 )
1 ０ ０ ０ ０
A1
× ０ ０ １ 1
A0
× 0 1 ０ 1
Y1
0 D10 D11 D12 D13
（Y2）
( 0) (D20) (D21) (D22) (D23)
由上表所示，可以写出函数表达式：
其中D 其中 D0~D3 为 4 路数据输入端 。 A1A0 为输入地 路数据输入端。 址代码，可组成四种状态：“00” 址代码，可组成四种状态：“00”，“01”，“10”， 01” 10” “ 11” ， 依次对应选择 D0 ， D1 ， D2 ， 和 D3 。 为选 11” 依次对应选择D 通输入端或称使能端， 通输入端或称使能端 ， 它的作用是控制数据选择器 处于“工作” 处于“工作”或“禁止”的状态，低电平有效。Y为 禁止”的状态，低电平有效。 选择输出端。 选择输出端 。 数据选择器的应用非常广泛：利用选 通输入端进行选择对象数量的扩展；实现逻辑函数； 变并行码为串行码电路(并入串出) 变并行码为串行码电路(并入串出)等。
实验四 数据选择器及应用 实验
数据选择器及应用实验
实验目的 实验原理 实验参考电路 实验预习要求 实验内容及步骤 实验设备与器(1)掌握数据选择器的逻辑功能和使用方法。 (1)掌握数据选择器的逻辑功能和使用方法。 (2) 学习用数据选择器进行组合逻辑电路设 计的方法。
（3）用4选1数据选择器74LS153加必要的 ）用4 数据选择器74LS153加必要的 门电路实现下列逻辑函数，采用实验方法 验证。（可以采用功能扩展法或降维图法 进行设计） F（A，B，C，D）=∑m(1,2,3,10,11,12,13) =∑m *（4）用数据选择器74LS153产生 ）用数据选择器74LS153产生 10110110脉冲序列，并搭试电路进行验证。 10110110脉冲序列，并搭试电路进行验证。
复习中规模集成电路数据选择器的工作原 理，逻辑功能及使用方法 掌握数据选择器的扩展方法及用数据选择 器实现逻辑函数的方法。 根据设计任务的要求，画出逻辑电路图设 计相应的实验步骤。
实验内容及步骤： 实验内容及步骤：
按图2 按图2–4–3所示电路原理图和图2–4–1所示 所示电路原理图和图2 集成芯片引脚排列图完成下列设计实验。 （1）测试4选1数据选择器74LS153的逻辑 ）测试4 数据选择器74LS153的逻辑 功能。 （2）使用数据选择器74LS153完成一位全 ）使用数据选择器74LS153完成一位全 加器或全减器。画出设计逻辑电路图，检 测并记录电路功能。
实验原理: 实验原理:
中规模集成器件（MSI）的特点; 中规模集成器件（MSI）的特点; 中规模集成器件(MSI)比小规模集成器 中规模集成器件(MSI)比小规模集成器 件的优越性；
数据选择器是数字系统中常用的中规模集 成电路。 成电路。它的主要功能是从多路输入数据 中选择一路作为输出，而选择哪一路由当 时的控制信号决定。如图所示为双4 时的控制信号决定。如图所示为双4选1数 据选择器引脚排列图。
74153内部有两个地址码共用的4 74153内部有两个地址码共用的4选1数据选 择器。通过输入不同的地址码A1，A0，可 择器。通过输入不同的地址码A1，A0，可 以控制输出Y选择4个输入数据D0～D3中的 以控制输出Y选择4个输入数据D0～D3中的 一个。表3 一个。表3–4–1 为74153逻辑功能表。 74153逻辑功能表。
全加器是常用的算术运算电路。 全加器是常用的算术运算电路。Ai、Bi 为两个输入的一位二进制数，C 为两个输入的一位二进制数，Ci-1为低位二 进制数相加的进位输出到本位的输入，则S 进制数相加的进位输出到本位的输入，则Si 为本位二进制数A 为本位二进制数Ai、Bi和低位进位输入Ci-1 和低位进位输入C 相加之和，C 相加之和，Ci为Ai、Bi和Ci-1相加向高位的 进位输出。图2 进位输出。图2–4–2所示, 用两个4选1数据 所示, 用两个4 选择器实现一位全加器的电路。
（1）选择对象扩展
4选1数据选择器74LS153只有两个地址 数据选择器74LS153只有两个地址 输入端A 输入端A1和 A0，用 作为第三位地址码输 入端来构成8 入端来构成8选1数据选择器，具体电路如 其中A 图 2-4-3,其中A、B、C为8选1数据选择器 的输入地址代码、A 的输入地址代码、A1和 A0。
注：
（1）使用MSI器件时，器件的各控制输入 使用MSI器件时 器件时， 端必须按逻辑要求接入电路， 端必须按逻辑要求接入电路，不能悬空处 理。 电路接线过程中的注意同实验2.1。 （2）电路接线过程中的注意同实验2.1。
实验设备与器材： 实验设备与器材：
（1）数字逻辑实验箱 （2）集成芯片： 双4选1数据选择器74LS153 数据选择器74LS153 四—2输入与非门74LS00 输入与非门74LS00 一台 一片 一片