电子技术实验报告3-数据选择器及其应用(葛楚雄)
电子技术实验报告7-计数器及其应用(葛楚雄)
74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。其引脚排列图和功能表如下所示：
3、中规模十进制计数器74LS192(或CC40192)
74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：
图16-6 74LS192级连示意图
6、实现任意进制计数
（1）用复位法获得任意进制计数器
假定已有一个N进制计数器，而需要得到一个M进制计数器时，只要M<N，用复位法使计数器计数到M时置零，即获得M进制计数器。如下图16-7所示为一个由74LS192十进制计数器接成的5进制计数器。
（2）利用预置功能获得M进制计数器
二、实验原理介绍
计数器是数字系统中用得较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也可用于分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
计数器的种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预制数功能等等。
从逻辑图和功能表可知，该计数器具有清零信号/MR，使能信号CEP，CET，置数信号PE，时钟信号CP和四个数据输入端P0~P3，四个数据输出端Q0~Q3，以及进位输出TC，且TC=Q0·Q1·Q2·Q3·CET。
5、计数器的级连使用
一个十进制计数器只能显示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级连使用。同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号来驱动下一级计数器。下图为用2片74LS192级连使用构成2位十进制加法计数器的示意图：
实验三选数据选择器实验报告
实验三选数据选择器实验报告集团公司文件内部编码：（TTT-UUTT-MMYB-URTTY-ITTLTY-实验三、八选一数据选择器一、实验目的：1.熟悉Quartus II6.0软件的使用和FPGA设计流程2.用VHDL语言进行八选一数据选择器的设计二、实验步骤：一．建立文件夹：在D盘“xingming”的文件夹下建立一个名为“choice8”的文件夹。
二．建立新工程1.双击桌面上Quartus II6.0 的图标，启动该软件。
2.通过File => New Project Wizard… 菜单命令启动新项目向导。
在随后弹出的对话框上点击Next按钮，在 What is the workingdirectory for this project 栏目中设定新项目所使用的路径：D:\xingming\choice8；在 What is the name of this project 栏目中输入新项目的名字:choice8，点击 Next 按钮。
在下一个出现的对话框中继续点击Next,跳过这步。
3.为本项目指定目标器件：选择器件系列为ACEX1K ,选择具体器件为EP1K30TC144-3 1728 24576 ,再点击Next。
在弹出的下一对话框中继续点击Next ，最后确认相关设置，点击Finish按钮，完成新项目创建。
三．设计输入1.建立一个VHDL文件。
通过 File => New 菜单命令，在随后弹出的对话框中选择 VHDL File选项，点击 OK 按钮。
通过 File => Save As 命令，将其保存，并加入到项目中。
2.在VHDL界面输入8选1数据选择器程序，然后通过File => SaveAs 命令保存。
四．综合适配1.选择Processing =>Start Compilation命令,检查发现无程序语法错误。
2.执行Tools =>Netlist Viewer =>RTL Viewe, 生成RTL图。
数据选择器及其应用实验报告
数据选择器及其应用实验报告实验目的：
本实验的目的是通过实现数据选择器的功能，加深对于数字电路的理解，并提升对于数字电路实现的实践能力。
实验原理：
数据选择器是一种能够从多个数据信号中选择特定信号输出的数字电路，通常它有一个或多个数据输入线、一个或多个控制输入线、一个输出线和一个使能输入线。
在数据选择器输出线上的输出值，取决于控制输入线上的值以及选择从哪一个数据输入线接收数据信号。
在本次实验中，我们使用的是双二选一的数码开关。
“双”指的是它一共有两个信道供选择，“二选一”则代表只会选择其中一个信道作为输出。
实验步骤：
1.根据实验原理和实验材料的提供，搭建实验电路。
2.设置信号源，对选择器进行输入数据和控制信号的测试。
3.根据信号源输出的数据，通过实验电路计算出数据选择器输出的结果。
4.逐一更改控制信号的值，反复测试并记录数据。
并对实验记录进行整理和比较分析，以达到理解、检验和加深对数据选择器的认识。
实验结果：
在实验中我们完成了数据选择器的搭建和调试，并通过多次实验数据的记录与比较，成功实现了数据选择器的功能。
实验结论：
通过本次实验，我们深入学习了数据选择器的工作原理和实现方式，并从中进一步了解了数字电路的基本概念和实现方式。
通
过反复实验和分析，我们成功完成了数据选择器的功能调试，提升了我们的实践能力和对数字电路的理解。
实验三选数据选择器实验报告
实验三、八选一数据选择器一、实验目的：1.熟悉Quartus II6.0软件的使用和FPGA设计流程2.用VHDL语言进行八选一数据选择器的设计二、实验步骤：一．建立文件夹：在D盘“xingming”的文件夹下建立一个名为“choice8”的文件夹。
二．建立新工程1.双击桌面上Quartus II6.0 的图标，启动该软件。
2.通过File => New Project Wizard… 菜单命令启动新项目向导。
在随后弹出的对话框上点击Next按钮，在 What is the working directory for this project 栏目中设定新项目所使用的路径：D:\xingming\choice8；在What is the name of this project 栏目中输入新项目的名字:choice8，点击 Next 按钮。
在下一个出现的对话框中继续点击Next,跳过这步。
3.为本项目指定目标器件：选择器件系列为ACEX1K ,选择具体器件为EP1K30TC144-3 1728 24576 ,再点击Next。
在弹出的下一对话框中继续点击Next ，最后确认相关设置，点击Finish按钮，完成新项目创建。
三．设计输入1.建立一个VHDL文件。
通过 File => New 菜单命令，在随后弹出的对话框中选择 VHDL File选项，点击 OK 按钮。
通过 File => Save As 命令，将其保存，并加入到项目中。
2.在VHDL界面输入8选1数据选择器程序，然后通过File => Save As 命令保存。
四．综合适配1.选择Processing =>Start Compilation命令,检查发现无程序语法错误。
2.执行Tools =>Netlist Viewer =>RTL Viewe, 生成RTL图。
五．模拟仿真1.在 File 菜单下，点击 New 命令。
电子技术实验报告3-数据选择器及其应用(葛楚雄)
1 0 1 X X X X X 1 X X 0 2D1 2D1
1 1 0 X X X X X X 1 X 0 2D2 2D2
1 1 1 X X X X X X X 1 0 2D3 2D3
注：Y=1Y+2Y
四、实验结论与心得
1. 该实验存在一定测量误差，误差来源于电路箱中得误差，但是误差实验允许范围内，故该实验有 效。
所示。其中， EA 、 EB 使能控制端（1、15 脚）分别为 A 路和 B 路的选通信号，I0~I3 为四个数据输入端， ZA（7 脚）、ZB（9 脚）分别为两路的输出端。S0、S1 为地址信号，8 脚为 GND，16 脚为 VCC。
3、用 74LS151 组成 16 选 1 数据选择器 用低三位 A2A1A0 作每片 74LS151 的片内地址码, 用高位 A3 作两片 74LS151 的片选信号。当 A3=0 时，选中 74LS151(1)工作, 74LS151(2)禁止；当 A3=1 时，选中 74LS151(2)工作, 74LS151(1)禁止，如下图所 示。
16
9
74LS153
12345678
VCC4B 4A 4Q 3B 3A 3Q 74LS00
1A 1B 1Q 2A 2B 2Q GND
1S A1 1D3 1D2 1D1 1D0 1Y GND
真值表：
地址码输
数据输入1
数据输入2
数选输出
1S A入1 A0 1D0 1D1 1D2 1D3 2D0 2D1 2D2 2D3 1Y 2Y Y
0 0 0 1 X X X X X X X 1D0 0 1D0
0 0 1 X 1 X X X X X X 1D1 0 1D1
0 1 0 X X 1 X X X X X 1D2 0 1D2
数据选择器极其应用实验报告
数据选择器的应用一、实验目的了解74LS00，74LS86,74LS153芯片的内部结构和功能；了解数据选择器的结构和功能；了解全加器和全减器的结构和功能；学习使用数据选择器（74LS153）设计全加器和全减器；进一步熟悉逻辑电路的设计和建立过程。
二、实验原理1.四选一数据选择器74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。
引脚排列如图3－3，功能如表3－2。
图3－3 74LS153引脚功能表3－2S1、S2为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。
1）当使能端S1（S2）＝1时，多路开关被禁止，无输出，Q＝0。
2）当使能端S1（S2）＝0时，多路开关正常工作，根据地址码A1、A0的状态，将相应的数据D0～D3送到输出端Q。
如：A1A0＝00 则选择DO数据到输出端，即Q＝D0。
A1A0＝01 则选择D1数据到输出端，即Q＝D1，其余类推。
数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等。
2.实现全加器：列出全加器的真值表：S 真值表：得到o C 真值表：对S 的真值表进行降维，得到：对o C 的真值表进行降维，得到：使用数据选择器实现时，D0，D1，D2，D3分别代表四选一数据选择器的四个输入端，并用A,B 作控制端，电路图如下图：图一0（D0）i C （D2）i C （D1）1（D3）一．实验内容1．按图一搭建逻辑电路，测试实验结果，与真值表进行对照。
*该过程中应注意：实验室所提供的器件与非门并不够用，需要用一个异或门改装成非门，如下图：F=⊕=AA1四．实验收获1．学会了全加器全减器的设计过程，为以后更好的应用打好了基础；2．更加了解了逻辑电路的设计流程；3．搭建逻辑电路的过程中，一定要小心翼翼操作，防止任何错误。
实验三 译码器、数据选择器及应用
使能
选择
B A X 0 0 1 1 X 0 1 0 1
Y0
Y1
2-4 译码
E
1 0 0 0 0
E
Y2
A B
Y3
实验三 译码器、数据选择器及应用
实验内容
2. 译码器的扩展：将双2-4线译码器74LS139加上门电路，扩展成 3-8线译码器。 实验过程：通过分析真值表分析、设计原理图
根据3-8译码器74138真值表，可以看作由两个2-4译码器组成，并且交替工作，由C的状
•
我们可以利用它实现逻辑函数： 如Y＝B ⊙ A＝ A ＝ A B A B B A B＝ Y0 Y3 ＝ Y0 Y3 则A、B和Y之间构成了同或门逻辑。
E 0 A B
2-4 译码
Y0
Y3
Y
实验三 译码器、数据选择器及应用
实验原理
下图是74LS153集成块引脚图，内部有2个4选1数据选择器，其真值表为下表。A、B 的状态起着从4路输入数据中选择哪1路输出的作用。E为使能端，低电平有效，E =0时， 数据选择器工作；E =1时，电路被禁止，输出0。A、B地址在集成块中由2个4选1共用， 高位为B，低位为A。 注意：A、B的低、高位。C0～C3可以用脉冲或电平开关模拟。数据输入和选择输入的作 用不同。
实验三 译码器、数据选择器及应用
实验内容
3. 译码器应用：作为逻辑函数产生器。
a) 利用74139译码器实现异或门电路。 b) 利用74139译码器实现3输入多数表决器。
异或门： 多数表决器：
Y A B A B A B A B Y ? Y ?
Y A B C A B C A B C A B C
数电 实验四 数据选择器及其应用 实验报告
数电实验四数据选择器及其应用实验报告一、实验目的1. 了解数据选择器的原理和设计方法；2. 学会使用74LS138和74LS151等多位数据选择器；3. 掌握数据选择器在逻辑电路中的应用。
二、实验器材和器件1. 万用表2. 示波器3. 计算机、PSpice、Multisim4. 实验电路板、电路图5. TTL集成电路：74LS138、74LS151三、实验原理数据选择器(Data Selector)是用于在多个数据中选择一个或者少数几个数据的组合逻辑电路，也叫做多路选择器(Multiplexer)。
数据选择器可用于控制信号的选择，实现对信号进行分时复用、多路数据选通等功能。
常见的数据选择器有8选1、16选1等。
常用的数据选择器有两种类型：1.位选型数据选择器2.数据选型数据选择器1. 位选型数据选择器位选型数据选择器是指选中或分配单元的控制时使用二进制码，用来控制选通信号的输入。
2. 数据选型数据选择器数据选型数据选择器是由一个或多个数据信号为输入，它们与二进制控制信号一起给出n个数据信号的任意线性组合输出，通过对选择信号的控制，能够把其中的一路信号送到输出端。
例如，74LS151是一种8选1数据选择器(DMUX)，它有8个输入端和1个输出端，还有3个控制端。
其中，控制端包括1个使能端(ENABLE)和2个选择端(A、B)。
输入端用来输入8个数据信号，而输出端则输出选择信号。
控制端用来输入控制信号，用来选择哪个输入端的数据信号送到输出端。
对于74LS151，控制信号的值决定了从哪个输入信号读取数据。
A B EN Y0 0 1 I00 1 1 I11 0 1 I21 1 1 I30 0 0 Z对于74LS138，3个控制信号的值决定了哪个输入信号将被传输到输出端口。
当输出选通(ENABLE=1)时，选通输出的某一输入的高电平(或低电平)基本上与输入选通指定的控制端台，关心。
实验4.2：8位数字式LED显示器应用通过构建逻辑电路，使用74LS151实现8位数码管的控制。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4、数据选择器的应用 用 74LS153 实现逻辑函数Y ABC ABC ABC ABC
函数 Y 有三个输入变量 A、B、C,而数据选择器有两个地址输入端 S1、S0，少于 3 个。可考虑把数据 输入端作为变量之一，如图 11-5 实现了函数 Y 的功能。即将 A、B 分别接选择器的地址端 S1、S0，并令 I0=0，I1=I2=C。
三、实验内容和数据记录
一、测试数据选择器74LS151的逻辑功能。 1、7脚使能端接高电平时，数选不工作，输出为VOL；接低电平时数选工作。 2、随地址码A0A1A2的变化，输出随之变化。 3、真值表见P37表11-1； 4、DO~D7数据输入端接逻辑开关K,输出端Y接电平显示段L; 5、地址码A0A1A2=000~111时，Y=D0~D7 6、随地址码变化，选择输入的数据Di作为输出数据
1 0 1 X X X X X 1 X X 0 2D1 2D1
1 1 0 X X X X X X 1 X 0 2D2 2D2
1 1 1 X X X X X X X 1 0 2D3 2D3
注：Y=1Y+2Y
四、实验结论与心得
1. 该实验存在一定测量误差，误差来源于电路箱中得误差，但是误差实验允许范围内，故该实验有 效。
二、实验原理介绍
数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻 辑电路称为数据选择器。它的功能相当于一个多个输入的单刀多掷开关，其示意图如下：
图中有四路数据 D0~D3，通过选择控制信号 A1、A0（地址码）从四路数据中选中一路数据送至输出 端 Q。
1、八选一数据选择器 74LS151 74LS151 是一种典型的集成电路数据选择器，它有 3 个地址输入端 CBA，可选择 D0~D7 这 8 个数据源， 具有两个互补输出端，同相输出端 Y 和反相输出端 WN。其引脚图如下图 11-2 所示，功能表如下表 11-2 所示，功能表中‘H’表示逻辑高电平；‘L’表示逻辑低电平；‘×’表示逻辑高电平或低电平：
所示。其中， EA 、 EB 使能控制端（1、15 脚）分别为 A 路和 B 路的选通信号，I0~I3 为四个数据输入端， ZA（7 脚）、ZB（9 脚）分别为两路的输出端。S0、S1 为地址信号，8 脚为 GND，16 脚为 VCC。
3、用 74LS151 组成 16 选 1 数据选择器 用低三位 A2A1A0 作每片 74LS151 的片内地址码, 用高位 A3 作两片 74LS151 的片选信号。当 A3=0 时，选中 74LS151(1)工作, 74LS151(2)禁止；当 A3=1 时，选中 74LS151(2)工作, 74LS151(1)禁止，如下图所 示。
16
9
74LS153
12345678
VCC4B 4A 4Q 3B 3A 3Q 74LS00
1A 1B 1Q 2A 2B 2Q GND
1S A1 1D3 1D2 1D1 1D0 1Y GND
真值表：
地址码输
数据输入1
数据输入2
数选输出
1S A入1 A0 1D0 1D1 1D2 1D3 2D0 2D1 2D2 2D3 1Y 2Y Y
学生实验报告
系别 班级 姓名 学号
电子信息学院 10 通信 A 班 葛楚雄 2010010101019
课程名称 电子技术实验 实验名称 实验三 数据选择器及其应用 实验时间 2012 年 5 月 10 日 指导教师 文毅 报告内容
一、实验目的和任务
1. 掌握数据选择器的逻辑功能和使用方法。 2. 学习用数据选择器构成组合逻辑电路的方法。
0 0 0 1 X X X X X X X 1D0 0 1D0
0 0 1 X 1 X X X X X X 1D1 0 1D1
0 1 0 X X 1 X X X X X 1D2 0 1D2
0 1 1 X X X 1 X X X X 1D3 0 1D3
1 0 0 X X X X 1 X X X 0 2D0 2D0
测得数据图下图表1：
表格一
二、用74LS151实现逻辑函数F（A、B、C）=∑（m3、m4、m6、m7），列出真值表，并验证其功能。
1、地址码端作为变量输入端；
2、数据端（D0~D7）与组合逻辑函数随变量的取值相对应；
3、数选输出端就可满足组合逻辑函数的取值。
4、用74LS151实现F（A、B、C）=∑（m3、m5、m6、m7）的方法。
（1）列真值表；
（2）找出对应关系。
（3）画逻辑电路图。
真值表：
输
入
函数输出 数选输出
A
B
C
F
Y
0
0
0
0
D0=0
0
0
1
0
D1=0
0
1
0
0
D2=0
0
1
1
1
D3=1
1
0
0
0
D4=0
1
0
1
1D5=11 Nhomakorabea1
0
1
D6=1
1
1
1
1
D7=1
对应关系式：
Y S ( A2' A1' A0' D0 A2' A1' A0 D1 A2' A1 A0' D2 A2' A1 A0 D3 A2 A1' A0' D4 A2 A1' A0 D5 A2 A1 A0' D6 A2 A1 A0 D7 )
2．该实验应该注意电路的联线，同时要求熟练掌握各个芯片的使用方法。 3．对数据选择器更深一步了解，加深了同学们对数据选择器工作原理的理解，同时对书本的知识加 深了理解。
成绩
教师签名 文毅
批改时间
年月日
逻辑电路图：
VCC D4 D5 D6 D7 A0 A1 A2
16
9
74LS151
12 3 4 5 6 78
“0”
D3 D2 D1 D0 Y Y G GND
三、用数选74LS153（双4选1）和与非门组成8选1的数据选择器
实验电路图：
VCC 2S A0 2D3 2D2 2D1 2D0 2Y
Y=1Y+2Y
图 11-2 74LS151 的引脚图表
表 11-1 74LS151 的功能表
2、双四选一数据选择器 74LS153
74LS153 数据选择器有两个完全独立的 4 选 1 数据选择器，每个数据选择器有 4 个数据输入端 I0~I3，2
个地址输入端 S0、S1，1 个使能控制端 E 和一个输出端 Z，它们的功能表如表 11-2，引脚逻辑图如图 11-3