集成电路中无源元件
射频集成电路设计基础(复习2)
射频集成电路设计基础 > 射频与微波技术复习 (1) > 无源元件 (Passive Components)
<< >> <
>
↵
3 of 27
– RLC 并联谐振电路 1 附近，即 1 1 , 在谐振频率 ω = ----------电路导纳为 Y = -- + j ω C + --------0 R jωL LC ω = ω 0 + ∆ω 处， j j 1 ------1 ------1 Y ( ω ) = --+ ( ω 2 LC – 1 ) = --+ ( 2 ∆ωω 0 + ∆ω 2 ) LC ≈ -- + j 2 C ∆ω R ωL R ωL R
d V(z) dz d jωC ⋅ V(z) = – I(z) dz jωL ⋅ I(z) = –
d V ( z ) + ω 2 LCV ( z ) = 0 dz2 d 2V(z) = 0 V ( z ) β + dz2
2
2
β 2 = ω 2 LC
毫不奇怪，我们得到的仍然是波动方程 V ( z ) = Ae –j β z + Be j β z β I ( z ) = ------- [ Ae –j β z – Be j β z ] ωL V(z) 所含的两项分别为入射波和反射波， A 和 B 是它们在 z=0 时的值，而
µ --- -- ln D π a πε --------------------ln ( D ⁄ a )
µ- b ----- ln -2 π a 2 πε ------------------ln ( b ⁄ a )
µ h -----w ε w -----h
半导体集成电路考试题目及参考答案
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
半导体集成电路课后答案
半导体集成电路课后答案《现代半导体集成电路》全面介绍了现代半导体集成电路的根底知识、分析与设计方法。
以下是由关于半导体集成电路的课后答案，希望大家喜欢!一，集成电路的根本制造工艺二，集成电路中的晶体管及其寄生效应三，集成电路中的无源元件四，晶体管-晶体管逻辑电路五，发射极耦合逻辑电路六，集成注入逻辑电路七，MOS反相器八，MOS根本逻辑单元九，MOS逻辑功能部件十，存储器十一，接口电路十二，模拟集成电路中的根本单元电路十三，集成运算放大器十四，MOS开关电容电路十五，集成稳压器十六，D/A，A/D变换器十七，集成电路设计概述十八，集成电路的正向设计十九，集成电路的芯片解剖二十，集成电路设计方法二十一，集成电路的可靠性和可测性设计简介二十二，集成电路的计算机辅助设计简介1 电路的关态-指电路的输出管处于截止工作状态时的电路状态，此时在输出端可得到 VO=VOH，电路输出高电平。
2 电路的开态-指电路的输出管处于饱和工作状态时的电路状态，此时在输出端可得到 VO=VOL，电路输出低电平。
3 电路的电压传输特性-指电路的输出电压VO随输入电压Vi变化而变化的性质或关系(可用曲线表示，与晶体管电压传输特性相似)。
4 输出高电平VOH-与非门电路输入端中至少一个接低电平时的输出电平。
5 输出低电平VOL-与非门电路输入端全部接高电平时的输出电平。
6 开门电平VIHmin-为保证输出为额定低电平时的最小输入高电平(VON)。
7 关门电平VILmax-为保证输出为额定高电平时的最大输入低电平(VOFF)。
8 逻辑摆幅VL-输出电平的最大变化区间，VL=VOH-VOL。
9 过渡区宽度VW-输出不确定区域(非静态区域)宽度，VW=VIHmin-VILmax。
10 低电平噪声容限VNML-输入低电平时，所容许的最大噪声电压。
其表达式为 VNML=VILmax-VILmin=VILmax- VOL(实用电路)。
11高电平噪声容限VNMH-输入高电平时，所容许的最大噪声电压。
最新半导体集成电路部分习题答案(朱正涌)
半导体集成电路部分习题答案(朱正涌)第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么?答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。
第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2所示。
提示：先求截锥体的高度up BL epi mc jc epi T x x T T -----=- 然后利用公式： ba ab WL Tr c -•=/ln 1ρ ， 212••=--BL C E BL S C W L R rba ab WLTr c -•=/ln 3ρ 321C C C CS r r r r ++=注意：在计算W 、L 时, 应考虑横向扩散。
2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大? 答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。
给出设计条件如下：答： 解题思路⑴由0I 、α求有效发射区周长Eeff L ； ⑵由设计条件画图①先画发射区引线孔；②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边； ⑥由A D 先画出外延岛的三边； ⑦由C B D -画出集电极接触孔； ⑧由A D 画出外延岛的另一边； ⑨由I d 画出隔离槽的四周；⑩验证所画晶体管的CS r 是否满足V V OL 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V OL 4.0≤的条件。
mos管有源电阻和无源器件
无源器件
在模拟集成电路中的无源器件主要是指电阻、 电容等，精密的电阻、电容是MOS模拟电路设计 所要求的主要基本元件，电阻或电容在电路应用 中最关键的是要提供精确的元件值，但在大多数 情况下，电阻或电容的绝对值不如它们的比值那 么重要。
无源器件
电阻
• 电阻是模拟电路的最基本的元件，在集成电路中 有多种设计和制造方法，并有无源电阻与有源电 阻之分。电阻的大小一般以方块数来表示，电阻 的绝对值为：
MOS器件物理
MOS管交流小信号模型
MOS管低频小信号模型 • 小信号是指对偏置的影响非常小的信号。 • 由于在很多模拟电路中，MOS管被偏置在饱和
区，所以主要推导出在饱和区的小信号模型。 • 在饱和区时MOS管的漏极电流是栅源电压的函
数，即为一个压控电流源，电流值为gmVGS， 且由于栅源之间的低频阻抗很高，因此可得到 一个理想的MOS管的小信号模型，如图所示。
无源器件－电容
多晶与体硅之间的电容（PIS）
• NMOS与CMOS多晶硅栅（金属栅）工艺实现，需要额外一次离
子注入来形成底板的n+重掺杂区，以多晶硅为上极板，二氧化硅
为介质，n+为下极板构成电容。
多晶硅
金属
n+
n+
薄热氧化层
n＋重掺杂
p
• 衬底必须接一个固定电位，此时多晶与体硅间的电容可认为是一
gm 2K NVDS
gd 2KN (VGS Vth ) 2 KN I DS • 所以此时的输出电阻值较小。
有源电阻
• 总之，当MOS管在电路中作有源电阻时， 一般栅接固定电位（接漏是一种特例）， 这时根据栅电压大小来判定MOS管的工作 区域（饱和区与三极管区），另外，输出 的端口是源端或是漏端，其呈现的阻抗也 不同。
集成电路中的有源与无源器件
硅片制造厂的分区概述
扩散 扩散区一般认为是进行高温工艺及薄膜淀积的区域，扩散区的主要 没备是高温扩散炉和湿法清洗设备。高温扩散炉可以在近1200℃的高温下 工作，并能完成多种工艺流程，包括氧化、扩散、淀积、退火以及合金。 湿法清洗设备是扩散区中的辅助工具。硅片在放人高温炉之前必须进行彻 底地清洗，以除去硅片表面的沾污以及自然氧化层。 光刻 使用黄色荧光管照明使得光刻区与芯片厂中的其他各个区明显不同。 光刻的目的是将电路图形转移到覆盖于硅片表面的光刻胶上。光刻胶是一 种光敏的化学物质，它通过深紫外线曝光来印制掩膜版的图像。光刻胶只 对特定波长的光线敏感，例如深紫外线和白光，而对黄光不敏感。光刻区 位于硅片 厂的中心。因为硅片从硅片制造厂的所有其他区流入光刻区。由 于在光刻过程中缺陷和颗粒可能进入光刻胶层，沾污的控制 显得格外重要。 光刻掩膜版上的缺陷以及步进光刻机上的颗粒 能够复印到所有用这些设备 处理的硅片上 。
CMOS制作步骤
形成n阱的5个主要步骤：
(1)外延生长 硅片在到达扩散区之前已经有了一个薄的外延层。外延层与衬 外延生长 底有完全相同的晶格结构，只是纯度更高，晶格缺陷更少而已。外延层已经 进行了轻的p型杂质（硼）掺杂。 (2)原氧化生长 硅片漂洗、甩干之后放人高温（1000℃）炉中。工艺腔中通 原氧化生长 入氧气使之与硅发生反应，得到大约150Å的氧化层。这一氧化层主要有以下 作用：1）保护表面的外延层免受沾污，2）阻止了在注入过程中对硅片过度 损伤，3）作为氧化物屏蔽层，有助于控制注人过程中杂质的注人深度。 (3) 第一层掩膜，n阱注人 预处理硅片的上表面涂胶、甩胶、烘焙。传送装 第一层掩膜， 阱注人 置将经过涂胶处理的硅片每次一片地送入对准与曝光系统。光刻机将特定掩 膜的图形直接刻印在涂胶的硅片上。曝光后的硅片用显影液喷到硅片上时， 图形第一次显现出来。显影后的硅片再次烘焙，并在转人离子注入区前进行 检测。
集成电路试题库
集成电路试题库(总49页) -本页仅作为预览文档封面，使用时请删除本页-半导体集成电路典型试题绪论1、什么叫半导体集成电路？【答案：】通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。
集成在一块半导体基片上。
封装在一个外壳内，执行特定的电路或系统功能。
2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写【答案：】小规模集成电路（SSI），中规模集成电路（MSI），大规模集成电路（VSI），超大规模集成电路（VLSI），特大规模集成电路（ULSI），巨大规模集成电路（GSI）3、按照器件类型分，半导体集成电路分为哪几类？【答案：】双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。
4、按电路功能或信号类型分，半导体集成电路分为哪几类？【答案：】数字集成电路，模拟集成电路，数模混合集成电路。
5、什么是特征尺寸它对集成电路工艺有何影响【答案：】集成电路中半导体器件的最小尺寸如MOSFET的最小沟道长度。
是衡量集成电路加工和设计水平的重要标志。
它的减小使得芯片集成度的直接提高。
6、名词解释：集成度、wafer size、die size、摩尔定律？【答案：】7、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,分析它的工作原理。
【答案：】该电路可以完成NAND逻辑。
与一般动态组合逻辑电路相比，它增加了一个MOS管M kp，它可以解决一般动态组合逻辑电路存在的电荷分配的问题。
对于一般的动态组合逻辑电路，在评估阶段，A=“H” B=“L”, 电荷被OUT处和A处的电荷分配，整体的阈值下降，可能导致OUT的输出错误。
该电路增加了一个MOS管M kp，在预充电阶段，M kp导通，对C点充电到V dd。
在评估阶段，M kp截至，不影响电路的正常输出。
8、延迟时间【答案：】时钟沿与输出端之间的延迟第1章集成电路的基本制造工艺1、四层三结的结构的双极型晶体管中隐埋层的作用【答案：】减小集电极串联电阻，减小寄生PNP管的影响2、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响【答案：】电阻率过大将增大集电极串联电阻，扩大饱和压降，若过小耐压低，结电容增大，且外延时下推大3、简单叙述一下pn结隔离的NPN晶体管的光刻步骤【答案：】第一次光刻：N+隐埋层扩散孔光刻第二次光刻：P隔离扩散孔光刻第三次光刻：P型基区扩散孔光刻第四次光刻：N+发射区扩散孔光刻第五次光刻：引线孔光刻第六次光刻：反刻铝4、简述硅栅p阱CMOS的光刻步骤【答案：】P阱光刻，光刻有源区，光刻多晶硅，P+区光刻，N+区光刻，光刻接触孔，光刻铝线5、以p阱CMOS工艺为基础的BiCMOS的有哪些不足【答案：】NPN晶体管电流增益小，集电极串联电阻大，NPN管的C极只能接固定电位6、以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法【答案：】首先NPN具有较薄的基区，提高了其性能：N阱使得NPN管C极与衬底断开，可根据电路需要接任意电位。
微电子器件基础知识单选题100道及答案解析
微电子器件基础知识单选题100道及答案解析1. 微电子器件的核心是（）A. 晶体管B. 电容器C. 电阻器D. 电感器答案：A解析：晶体管是微电子器件的核心。
2. 以下哪种材料常用于半导体制造？（）A. 铜B. 硅C. 铝D. 银答案：B解析：硅是常用于半导体制造的材料。
3. 半导体中的载流子主要包括（）A. 电子和质子B. 电子和空穴C. 正离子和负离子D. 中子和电子答案：B解析：半导体中的载流子主要是电子和空穴。
4. PN 结的主要特性是（）A. 单向导电性B. 双向导电性C. 电阻不变性D. 电容不变性答案：A解析：PN 结的主要特性是单向导电性。
5. 场效应管是（）控制型器件。
A. 电流B. 电压C. 电阻D. 电容答案：B解析：场效应管是电压控制型器件。
6. 双极型晶体管是（）控制型器件。
A. 电流B. 电压C. 电阻D. 电容答案：A解析：双极型晶体管是电流控制型器件。
7. 集成电路的集成度主要取决于（）A. 芯片面积B. 晶体管数量C. 制造工艺D. 封装技术答案：B解析：集成电路的集成度主要取决于晶体管数量。
8. 以下哪种工艺常用于芯片制造？（）A. 蚀刻B. 锻造C. 铸造D. 车削答案：A解析：蚀刻工艺常用于芯片制造。
9. 微电子器件的性能参数不包括（）A. 电流放大倍数B. 输入电阻C. 输出电阻D. 重量答案：D解析：重量不是微电子器件的性能参数。
10. 增强型MOS 管的阈值电压（）A. 大于0B. 小于0C. 等于0D. 不确定答案：A解析：增强型MOS 管的阈值电压大于0 。
11. 耗尽型MOS 管的阈值电压（）A. 大于0B. 小于0C. 等于0D. 不确定答案：B解析：耗尽型MOS 管的阈值电压小于0 。
12. 半导体中的施主杂质提供（）A. 电子B. 空穴C. 质子D. 中子答案：A解析：半导体中的施主杂质提供电子。
13. 半导体中的受主杂质提供（）A. 电子B. 空穴C. 质子D. 中子答案：B解析：半导体中的受主杂质提供空穴。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
n
2021/3/24
集成电路中无源元件
7
L
w
氧化膜
VCC
p
n
P型扩散层 （电阻）
n
基区扩散电阻 （Rs=100-200/ )
R
Rs
L W
L、W为电阻器的长度和宽度
Rs（或R□）是掺杂半导体薄层的 薄层电阻，又称方块电阻. L/W是电阻所对应的图形的方数。 知道掺杂区的方块电阻→根据所 需电阻的大小计算出需要多少方 块→根据精度要求确定电阻条的 宽度 →得到电阻条的长度。
RRs(W a0L .5x5j c2k1n2k)
2021/3/24
集成电路中无源元件
14
小阻值电阻可采用胖短图形： L
R Rs W 一般阻值电阻可采用瘦长图形 对大阻值电阻可采用折叠图形：
RR(W s 0L .5x 5jc2k1n2 k)
当L»W时，可不考虑k1; 当W»xjc 时，可不
(1)设计规则决定的最小扩散条宽 WR,min 设计规则是从工艺中提取的、为保证一定成品率而规定的
电阻的宽度越大，则占用的面积越大。因此，如何设计满 足电路性能的电阻最小条宽就显得很重要。
基区扩散电阻的最小条宽受三个因素的影响：设计规则，工 艺水平和电阻精度、流经电阻的最大电流。
在设计电阻最小条宽WR,min 时，应取上述三个因素确定的 最小电阻条宽中最大的一种。下面分别对它们作简单的介绍。
2021/3/24
是一个正方形
但这个正方形不能作为一个电阻方
来计算，这是因为在拐角处的电流密
度是不均匀的，靠近内角处的电流密
度大，靠近外角处的电流密度小。
经验数据表明，拐角对电阻的贡献只有0.5个方块数，即拐角
修正因2子021k/32/2=4 0.5。
集成电路中无源元件
12
✓横向扩散修正因子
横向扩散修正因子m主要考虑以下两个方面： （1）由于存在横向扩散，所以基区扩散电阻在表面处
（RS-epi≈2KΩ/□)
高精度电阻，如离子注入电阻（RS1≈0.1-20kΩ/□),薄膜电阻
（RSF≈201201/-34/204 0Ω/□)
集成电路中无源元件
5
常用集成电阻器
基区扩散电阻 发射区扩散电阻、埋层扩散电阻 基区沟道电阻、外延层电阻 离子注入电阻 多晶硅电阻、MOS电阻
2021/3/24
有源电阻则是将晶体管进行适当的连接和偏置，利用晶体管
在不同的工作区所表现出来的不同的电阻特性来做电阻。
在双极集成电路中用得最多的是基区扩散电阻（RSB≈100200Ω/□)
此外还有以下几种电阻：
低阻类电阻，如发射区扩散电阻（RSE≈5Ω/□),掩埋层电阻
（RS-BL≈20Ω/□)
高阻类电阻，如基区沟道电阻（RSB1≈5-15kΩ/□),外延层电阻
最宽，即 W SW20.8xjc。
（2）杂质浓度在横向扩散器表面 与扩散口正下方的表面区域不同， 其浓度由扩散窗口处Ns（≈6x1018 cm-3）逐步降低到外延层处的Nepi （≈1015～1016cm-3）.
如果假设横向扩散区的纵向杂质分布与扩散窗口下相同，则
对于基区扩散电阻，其有效宽度为 W effW0.5x 5jc
RR(sL0.5n) W
2021/3/24
集成电路中无源元件
15
基区扩散电阻最小条宽 WR,min 的设计
✓ 基区扩散电阻的方块电阻RS由双极集成电路工艺确定 对基区扩散电阻图形的设计，实际上是根据需要的阻值R和
其它性能、工艺参数去设计电阻的方数（L/W）、形状和最小 条宽。 ✓RS固定，电阻的阻值由方数（L/W）决定
半导体 集成电路
2021/3/24
集成电路中无源元件
1
集成电阻器
集成电容器
互连（内连线）
2021/3/24
集成电路中无源元件
2
常见的无源元件有
电阻、电容、 电感
一般集成电路中使用的无源元件:
电阻、电容
_它们的制作工艺与NPN管（或MOS管）兼容
2021/3/24
集成电路中无源元件
3
集成电阻、电容器的缺点如下：
2021/3/24
集成电路中无源元件 13
✓薄层电阻值Rs的修正
基区扩散后还有多道高温出来工序，所以杂质会进一步往里 推进，同时表面的硅也会进一步氧化，所以做成管子后，实际 的基区电阻值Rsa比原来测量的Rs高，经验公式为
Rsa＝KaRs
其中，Ka为常数，可由实验来确定，一般在1.06～1.25之间。
2021/3/24
集成电路中无源元件
10
图3.2 给出了不同电 阻条宽和端头形状的修 正因子的经验数据，对 于大电阻L≫W情况， 端头对电阻的贡献可以 忽略不计。
2021/3/24
集成电路中无源元件
11
✓拐角修正
在设计大电阻时，通常将电阻设计
成折叠形式，如图所示。
对于折弯形状的电阻，通常每一
直条的宽度都是相同的，在拐角处
✓端头修正
因为电子总是从电阻最小的地方流动，
L
w
因此，从引线孔流入的电流，绝大部分是
从引线孔正对着电阻条的一边流入的，从
氧化膜
VCC
引线孔侧面和背面流入的电流极少，因此，
p
n
在计算端头处的电阻值时需要引入一些修 正，称之为端头修正。
P型扩散层 （电阻）
n
端头修经常采用经验数据，以端头修正因子k1表示整个端头对 总电阻方块数的贡献。例如k1=0.5，表示整个端头对总电阻的贡 献相当于0.5个方块数。
L
w
氧化膜
VCC
p
n
P型扩散层 （电阻）
n
基区扩散电阻 （Rs=100-200/ )
R
Rs
L W
上式的计算结果是比较粗糙的，
实际的计算中要考虑以下几方面：
1. 端头修正 2. 拐角修正因子 3. 横向扩散修正因子 4. 薄层电阻值Rs的修正
RRs(W0L.55xjc 2k1nk2)
集成电路中无源元件
（1）精度低，绝对误差大； （2）温度系数较大； （3）可制作的范围有限，不能太大，也不能大小； （4） 占用芯片面积大，成本高。 ———集成电路中多用有源元件，少用无源元件。
2021/3/24
集成电路中无源元件
4
集成电路中的电阻分为无源电阻和有源电阻。
无源电阻通常是采用掺杂半导体或合金材料制作的电阻.
集成电路中无源元件
6
3.1.1 基区扩散电阻
掺杂半导体具有电阻特性， 不同的掺杂浓度具有不同的电阻 率，利用掺杂半导体所具有的电 阻特性，可以制造电路所需的电 阻器。
扩散电阻是指采用热扩散掺杂 的方式构造而成的电阻。这是最 常用的电阻之一，工艺简单且兼 容性好，缺点是精度稍差。
氧化膜
p
P型扩散层 （电阻）